← tnks1407.com

MOSFETの選定と使用設計ガイド - 熱・損失・ゲート駆動・パルス動作を実務で引ける技術文書

パワーMOSFETをスイッチング用途で使うときに必要になる、損失計算、ゲート駆動、熱設計、パルス動作、SOA、アバランシェ、測定、参考文献の読み分けを整理する。

本文は、最初に1章から11章を通読するとMOSFET選定の流れをつかめる構成にしている。設計中に迷った場合は、12章以降と付録を辞典の索引として使うとよい。

詳細な理論、測定条件、メーカー固有の設計手順は、末尾の参考文献を読むことを前提にする。本文中の [1] のような番号は、付録Kの参考文献番号に対応する。 また、労力の問題から図解などは省略しているため、図については引用元の参考文献を参照されたい。

また、14章以降は13章までの内容の補足の形になっているので内容が重複している部分がある。読み飛ばしてもよい。

目次

  1. はじめに
  2. MOSFETをスイッチとして理解する
  3. データシートで見るべき項目
  4. 損失の分解と見積もり
  5. ゲート駆動設計
  6. 熱設計と過渡熱インピーダンス
  7. パルス・バースト動作の評価
  8. SOA、アバランシェ、リニアモード
  9. 測定で確認する項目
  10. 設計フローとチェックリスト
  11. よくある誤解
  12. 本文書の早引き手順
  13. 現象・症状から引く設計索引
  14. ゲート電荷・容量・逆回復の詳細
  15. MOSFETを増幅器として見る

付録A. 式一覧と使いどころ
付録B. 記号・略語索引
付録C. 用語ミニ辞典 詳細版
付録D. データシート項目索引
付録E. 症状別・測定波形別逆引き
付録F. 用途別に見るMOSFET設計項目
付録G. 章別・項目別の参考文献対応表
付録H. 参考文献別の読みどころ
付録I. 日本語・英語キーワード索引
付録J. 現象解説 付録K. 参考文献

1. はじめに

パワーMOSFETの選定では、耐圧、電流、オン抵抗、パッケージといった単体の数値だけを見ても十分ではない。実際の回路では、MOSFETは「オンして電流を流す部品」であると同時に、「高速にオン・オフされる容量性の負荷」であり、「発熱して温度が上がる半導体」であり、「サージやリンギングの影響を受ける部品」でもある。したがって、損失、熱、ゲート駆動、寄生成分、保護回路、測定方法をひとまとまりで考える必要がある [1][5][16]。

とくに高周波スイッチングや大電流パルス動作では、データシートの代表値をそのまま使うと危険である。データシートに記載された値は、特定の温度、ゲート電圧、パルス幅、基板条件、測定回路で得られたものに過ぎない。自分の設計条件と一致していない場合、その値は「そのまま使えるパラメータ」ではなく、「見積もりの目安」として扱うべきである [1][14]。

本文書では、特に熱と損失に注目し、高周波・大電流のスイッチング用途においてMOSFETをどのように選定し、回路をどう設計すればよいかをまとめる。対象読者は、電源回路やモータドライブなどの実務経験が数年あり、データシートを読んだことはあるが、Zth、SOA、ミラープラトー、逆回復、過渡熱解析などで悩みやすい技術者を想定する。

1.1 この文書で扱う前提

本文書の主な前提は次のとおりである。

1.2 読者の前提

本文書は、次の程度の知識を持つ読者を想定する。

1.3 この文書で扱わない範囲

MOSFETの信頼性には、ゲート酸化膜の長期劣化、宇宙線・放射線、湿度、はんだ疲労、パッケージクラック、長期アバランシェ耐量なども関係する。本文書では、それらを詳細には扱わない。本文書の目的は、まず日常的な設計で起こりやすい「損失見積もりの漏れ」「熱計算の前提違い」「ゲート駆動の過小評価」「SOAの見落とし」を減らすことである。

1.4 読み方の方針

初心者がつまずきやすいのは、式そのものよりも「どの式を、どの条件で使うか」である。たとえば $P=I^2R$ は単純だが、ここで使う電流は平均値ではなくRMS値であり、抵抗は25℃のtyp値ではなく動作温度での値を使う必要がある。このような前提を抜かすと、計算は正しそうに見えても実際の温度と大幅に乖離してしまう。

したがって、本文書では各項目について次の順番で説明する。

  1. 各項目が何を意味するか。
  2. なぜ設計上重要か。
  3. データシートのどこを見るか。
  4. どの式で概算するか。
  5. どこで実測確認が必要になるか。

本文書は、最初に1章〜11章を通読するとMOSFET選定の流れや各パラメータの意味をつかめる構成にしている。設計中に迷った場合は、12章以降と付録を辞典として使うとよい。特に「なぜ $C_{rss}$ が帰還容量なのか」「なぜ $Q_{rr}$ が相手側FETのターンオン損失に効くのか」「ミラープラトーで何の電荷が動いているのか」は、2章、4章、14章、15章、付録Jを行き来しながら読むと理解しやすい。

2. MOSFETをスイッチとして理解する

2.1 ゲートは「電流入力」ではなく「電荷入力」

MOSFETのゲートは、薄い酸化膜によってチャネル領域から絶縁されている。そのため、定常状態ではゲートに直流電流はほとんど流れない。ここだけを見ると「MOSFETは電圧で駆動する部品」と説明できる。

しかし、スイッチング動作では話が変わり、ゲート-ソース間容量 $C_{gs}$、ゲート-ドレイン間容量 $C_{gd}$、ドレイン-ソース間容量 $C_{ds}$ などの寄生容量を充放電しなければ、オン・オフを切り替えられない。つまり、定常的には電圧駆動だが、スイッチング瞬間にはゲート電荷を出し入れする電流が必要になる [5][16]。

ここで重要なのは、ゲートドライバの「平均電流」ではなく「ピーク電流」である。たとえば、総ゲート電荷 $Q_g=100\,\mathrm{nC}$ のMOSFETを $50\,\mathrm{ns}$ 程度で動かしたいなら、単純な $I=Q/t$ の計算だけでも数A級の瞬時電流が必要になる。もちろん実際にはミラープラトーやゲート抵抗で電流波形は変わるが、「ゲートはほとんど電流が流れない」という理解だけではゲートドライバを過小設計しがちである。

補足: 電荷 $Q$
電荷は、コンデンサにどれだけ電気をためるかを表す量で、単位はクーロン C である。MOSFETのデータシートでは nC、つまりナノクーロンで表されることが多い。ゲート電荷 $Q_g$ が大きいデバイスほど、一般にゲートを動かすために必要なエネルギーとドライバ能力が大きくなる。

MOSFETがオンになった後、ドレイン-ソース間は理想的なゼロ抵抗のスイッチではなく、有限の抵抗 $R_{\mathrm{DS(on)}}$ として振る舞う。したがって導通損失は次式で表される [9]。

$$ P_{\mathrm{cond}} = I_{\mathrm{RMS}}^{2}\,R_{\mathrm{DS(on)}}(T_j) $$

ここで $I_{\mathrm{RMS}}$ はオン期間を含めた対象区間でのRMS電流、$T_j$ はジャンクション温度である。電流が2倍になると損失は4倍になるため、大電流回路ではオン抵抗のわずかな差が大きな温度差になる。

2.2 しきい値電圧 $V_{GS(th)}$ は「十分オンする電圧」ではない

データシートの $V_{GS(th)}$ は、MOSFETがオンし始める目安であり、大電流を低損失で流せるゲート電圧ではない。多くのデータシートでは、$V_{GS(th)}$ は数百µAから数mA程度の小さなドレイン電流で規定される。実際の電源回路で数Aから数百Aを流す条件とはまったく違う [1][15]。

したがって、ゲート駆動電圧を決めるときは $V_{GS(th)}$ ではなく、$R_{\mathrm{DS(on)}}$ が規定されている $V_{GS}$ を見るのが理想である。たとえば、$R_{\mathrm{DS(on)}}$ が $V_{GS}=10\,\mathrm{V}$ でしか規定されていない標準レベルMOSFETを、マイコンの3.3V出力で直接駆動すると、完全にオンせず大きく発熱する可能性がある。ロジックレベルMOSFETでも、3.3Vでの $R_{\mathrm{DS(on)}}$ が実電流・実温度で十分低いかを確認する必要がある [16]。

2.3 ミラープラトーを半導体物性の観点から理解する

ターンオン時の説明として、よく「ゲート電圧 $V_{GS}$ が上がり、チャネルが形成され、ドレイン電流 $I_D$ が立ち上がる。その後、$V_{GS}$ がほぼ一定になるミラープラトーが現れ、この期間に $C_{gd}$ を通じて $V_{DS}$ が下がる」と書かれる。この説明は間違っていないが、初学者には「なぜゲート電圧が止まるのか」「なぜゲート側の電荷でドレイン電圧が動くのか」が分かりにくい。

ここでは、ハーフブリッジやインダクタ負荷を想定して、ターンオン過程を段階を踏んで見ていく。前提として、インダクタ電流は数十ns程度では急に変わらない。したがって、MOSFETのスイッチング中も、外部回路から見た負荷電流はほぼ一定の電流源のように振る舞う。この「電流はすぐには変わらない」という性質が、ミラープラトーを理解するうえで重要である [5][28]。

2.3.1 ターンオン直前に何が起きているか

MOSFETがオフしているとき、ゲートはソースに対して0V付近に保たれている。一方、ドレインにはバス電圧がかかっている。たとえばローサイドMOSFETなら、ターンオン直前の $V_{DS}$ は数十Vから数百Vになり得る。この時点で、ゲート-ドレイン間の寄生容量 $C_{gd}$ は、ゲート側が低電位、ドレイン側が高電位という状態で電荷を持っている。

この $C_{gd}$ は、ゲートとドレインの間に存在する小さなコンデンサである。コンデンサの電荷は、単純化すると次の関係で表せる。

$$ Q = C V $$

ここでの電圧は $C_{gd}$ の両端電圧、つまり $V_{GD}=V_G-V_D$ である。ターンオン前はドレインが高いため、$V_{GD}$ は大きな負電圧になる。ターンオンして $V_{DS}$ が下がるということは、単に「ドレインの電位が下がる」だけでなく、$C_{gd}$ の両端電圧を大きく変えるということでもある。この両端電圧を変えるには、$C_{gd}$ に出入りする電荷が必要になる。

2.3.2 第1区間: ゲートを充電し、表面にチャネルを作り始める

ゲートドライバがオン指令を出すと、ゲート抵抗とドライバ出力抵抗を通じてゲートへ電流が流れ込む。初期状態では $V_{GS}$ が低いため、ゲート電流は主に $C_{gs}$ と $C_{gd}$ を充電する。ただし、この時点ではドレイン電圧もドレイン電流もほとんど変わらない。まだチャネルが十分にできておらず、外部の還流ダイオードや相手側素子が電流経路を支えているためである [5]。

ゲート電圧が $V_{GS(th)}$ に近づくと、ゲート下の半導体表面に電子が集まり、反転層、つまりチャネルが形成され始める。ここでいうチャネルは、ドレイン-ソース間に電流が流れるための可変抵抗のような経路である。ただし $V_{GS(th)}$ に達しただけでは、まだ大電流を低損失で流せる状態ではない。

2.3.3 第2区間: ドレイン電流が立ち上がるが、VDSはまだ高い

$V_{GS}$ がさらに上がると、チャネルが大きくなり、MOSFETが負荷電流を受け持ち始め、 $I_D$ が立ち上がる。しかし、$V_{DS}$ はまだ大きく下がらないことが多い。理由は、外部回路側の電流経路、たとえばボディダイオードやフリーホイールダイオードがまだ切り替わり途中だからである。

インダクタ負荷では、負荷電流はほぼ一定である。したがって、MOSFETの電流が増えるということは、他の電流経路の電流が減るということである。電流の受け渡しが完了し、MOSFETが負荷電流をほぼ全部流せる状態になるまでは、ドレイン電圧は外部回路により高い電圧にクランプされやすい [5]。

この区間では、MOSFETは完全オンではなく、いわば「可変抵抗を調整しながら電流を受け取り始めている状態」である。$V_{DS}$ と $I_D$ が同時に大きいので、スイッチング損失が発生する。

2.3.4 第3区間: ミラープラトー。ゲート電圧が止まり、Cgdの電荷が動く

MOSFETが負荷電流を受け持てるだけのチャネルを形成すると、いよいよドレイン電圧が下がり始める。このとき、負荷電流は外部インダクタによってほぼ一定に保たれる。つまり、MOSFETに求められるのは「ほぼ一定の $I_D$ を流しながら、$V_{DS}$ を高電圧から低電圧へ移す」動作である。

この期間、$V_{GS}$ はほぼ一定に見える。これは、ゲートドライバから来た電流が無くなったからではない。むしろゲート電流は流れ続けている。ただし、その電流の多くが $C_{gs}$ をさらに充電して $V_{GS}$ を上げる用途ではなく、$C_{gd}$ の電荷を入れ替える用途に使われる。

式で見ると、ゲート電流は大まかに次のように分けられる。

$$ i_G \simeq C_{gs}\frac{dV_{GS}}{dt} + C_{gd}\frac{dV_{GD}}{dt} $$

ミラープラトー中は $V_{GS}$ がほぼ一定なので、$dV_{GS}/dt$ は小さい。したがって、ゲート電流の主成分は $C_{gd}$ の両端電圧を変える電流になる。

$$ i_G \approx C_{gd}\frac{dV_{GD}}{dt} $$

ターンオン中、ゲート電位はほぼ一定で、ドレイン電位が大きく下がる。したがって $V_{GD}=V_G-V_D$ は大きく変化する。この $V_{GD}$ の変化に必要な電荷が、データシートでいう $Q_{gd}$、またはミラー電荷である [1][5][28]。

ここで重要なのは、「ゲート電流が直接、負荷のエネルギーを動かしている」という意味ではない。より正確には、ゲート電流は $C_{gd}$ とゲート酸化膜周辺の電界状態を変えるために流れ、その結果としてチャネルの導通状態とドレイン電位の遷移が進む、という理解が近い。ドレイン電圧のエネルギーそのものは、Coss、負荷インダクタ、バス電源、相手側素子などを含むパワーループ側でやり取りされる。

大筋としては、次のように整理しておくと分かりやすい。

このため、「ミラープラトーの長さ」は、単にゲート容量が大きいかどうかだけでなく、$V_{DS}$ の変化幅、$C_{gd}$ の非線形性、負荷電流、ゲート抵抗、ドライバ能力、寄生インダクタンスで変わる。

2.3.5 第4区間: VDSが下がり切った後、VGSが再び上がる

$V_{DS}$ がほぼ $I_D \times R_{DS(on)}$ 程度まで下がると、$C_{gd}$ の大きな電荷移動は一段落する。するとゲート電流は再び $C_{gs}$ や残りのゲート容量を充電する方向に使われ、$V_{GS}$ はドライバ電圧まで上昇する。この最後の上昇により、チャネルはさらに増強され、$R_{DS(on)}$ が低くなる。

ここで注意すべきなのは、ミラープラトー電圧が「十分オンしたゲート電圧」ではないことである。ミラープラトー電圧は、その瞬間の負荷電流を流すのに必要なゲート電圧に近い。導通損失を小さくするには、プラトーを超えて $R_{DS(on)}$ が十分に小さくなるゲート電圧まで上げる必要がある [28]。

2.3.6 ターンオフ時は逆向きのミラー期間になる

ターンオフでは、まず $V_{GS}$ がドライバ電圧からミラープラトー付近まで下がる。その後、$V_{GS}$ がほぼ一定のまま $V_{DS}$ が低電圧から高電圧へ上がる。この期間は、$C_{gd}$ を逆向きに充電する期間である。$V_{DS}$ が十分上がった後、$V_{GS}$ はさらに下がり、ドレイン電流が減ってオフに至る。

ターンオフを速くすると、スイッチング損失は減りやすいが、パワーループの寄生インダクタンスにより $V=L\,di/dt$ のサージが大きくなる。したがって、ターンオンだけでなくターンオフ側のゲート抵抗、ドライバのシンク電流、レイアウト、スナバ、TVSも合わせて調整する。

2.4 ボディダイオードと逆方向導通

パワーMOSFETには構造上、ソース-ドレイン間にボディダイオードが存在する。これは外付け部品ではなく、MOSFETの半導体構造に由来する寄生ダイオードである。ハーフブリッジや同期整流回路では、上下MOSFETを同時にオフにするデッドタイム中、このボディダイオードが電流経路になることがある。

Si MOSFETのボディダイオードはpn接合ダイオードであるため、順方向に導通した後に逆方向へ切り替えると、逆回復電流が流れる。この逆回復は、スイッチング損失、サージ電圧、EMIの原因になる。データシートでは $Q_{rr}$、$t_{rr}$、$I_{RM}$ などで表されるが、これらは測定条件、温度、電流、di/dtによって大きく変わる [1][11]。

SiC MOSFETにもボディダイオードに相当する逆方向導通経路があるが、Si MOSFETと同じように扱ってよいとは限らない。SiCでは逆回復が小さい製品も多い一方、ボディダイオードの順方向電圧が高く、長時間のボディダイオード導通を避ける設計が推奨される場合がある。GaN HEMTでは一般にSi MOSFETのようなpn接合ボディダイオードはなく、逆方向導通の機構も異なる。そのため、SiCやGaNでは「Qrrが小さいから何も考えなくてよい」ではなく、各デバイス固有の逆方向導通条件を確認する [10][12]。

2.5 寄生容量、Crss、Eoss

MOSFETの寄生容量は、データシートで $C_{iss}$、$C_{oss}$、$C_{rss}$ として示されることが多い。これらはMOSFET内部に意図して置いた単純な固定コンデンサではなく、ゲート酸化膜、半導体の空乏層、ドレイン領域、ソース/ボディ領域などから生じる構造上の容量である [1][31][32]。

データシート表記 おおまかな内部容量との関係 意味
$C_{iss}$ $C_{gs}+C_{gd}$ 入力容量。ゲートから見える容量。
$C_{oss}$ $C_{ds}+C_{gd}$ 出力容量。ドレインから見える容量。
$C_{rss}$ $C_{gd}$ 帰還容量、逆伝達容量、Miller容量。

2.5.1 なぜCrssは「帰還容量」と呼ばれるのか

$C_{rss}$ は、ほぼゲート-ドレイン間容量 $C_{gd}$ を表す。ゲートはMOSFETの入力端子、ドレインはスイッチング出力端子である。この入力と出力の間に容量があるため、出力であるドレイン電圧の変化が、容量結合を通じて入力であるゲートへ戻ってくる。これが「帰還容量」と呼ばれる理由である [1][5][29]。

増幅器として見ると、この言葉はさらに自然になる。ソース接地の増幅回路では、ゲート電圧を上げるとドレイン電流が増え、ドレイン抵抗や電流源負荷を通じてドレイン電圧は下がる。つまり入力と出力の電圧は反対向きに動きやすく、ドレイン-ゲート間容量は高周波成分を出力から入力へ戻す帰還経路になる。アナログ増幅器では、この性質を利用してMiller補償や高周波ゲイン制限に使うこともある。一方、パワースイッチでは同じ $C_{gd}$ が $Q_{gd}$ 増加、ミラープラトー長大化、dv/dt誤ターンオンの原因になる。詳しくは15章で、スイッチとしての見方と増幅器としての見方を紹介する。

英語では $C_{rss}$ は reverse transfer capacitance と呼ばれる。これは、通常の制御方向である「ゲート入力 → ドレイン電流/ドレイン電圧出力」と逆向きに、「ドレイン側の電圧変化 → ゲート側への電流・電圧変化」が伝わる容量、という意味で理解するとよい。

容量電流は、基本的に次式で表される。

$$ i_C = C\frac{dV}{dt} $$

$C_{gd}$ については、より具体的に次のように書ける。

$$ i_{Cgd} = C_{gd}\frac{d(V_G-V_D)}{dt} $$

つまり、ゲート電圧を変えたときだけでなく、ドレイン電圧が高速に変わったときにも $C_{gd}$ に電流が流れる。ハーフブリッジでオフ側MOSFETのドレイン、つまりスイッチノードが高速に立ち上がると、この電流がゲート側へ流れ込み、オフにしているはずの $V_{GS}$ を持ち上げることがある。これがミラー誘起ターンオンである。

このため $C_{rss}$ は単なる小さな容量ではなく、次の現象に直結する。

2.5.2 Crssは小信号容量、Qgdは大信号で動かす電荷

データシートの $C_{rss}$ は、多くの場合、$V_{GS}=0$、指定 $V_{DS}$、測定周波数1MHzなどの条件で測った小信号容量である [1]。しかし実際のスイッチングでは、$V_{DS}$ は数十Vから数百Vの範囲を大きく動く。しかも $C_{gd}$ は $V_{DS}$ に対して非線形であり、低 $V_{DS}$ 領域では大きく、高 $V_{DS}$ 領域では小さくなる傾向がある [1][28]。

したがって、ミラー期間の見積もりでは、ある1点の $C_{rss}$ だけを見るより、$Q_{gd}$ を見る方が実用的である。$Q_{gd}$ は、ミラー期間で $C_{gd}$ の両端電圧を動かすために必要な電荷を、実際の電圧範囲にわたって積分した量に近い。

概念的には次のように考えられる。

$$ Q_{gd} \approx \int C_{gd}(V)\,dV $$

厳密には測定回路、$V_{DS}$、$I_D$、ゲート電流条件に依存するが、「Crssは瞬間的な容量値、Qgdはスイッチングで実際に運ぶべき電荷量」と捉えると使い分けやすい。

2.5.3 CossとEossは何が違うか

$C_{oss}$ は、ドレインから見える出力容量であり、おおまかには $C_{ds}+C_{gd}$ である。MOSFETがオフしているとき、$C_{oss}$ にはバス電圧に応じたエネルギーが蓄えられる。ハードスイッチングで反対側MOSFETがターンオンすると、このエネルギーがチャネルや外部経路で消費され、損失になる。

固定コンデンサなら蓄積エネルギーは次式で表せる。

$$ E = \frac{1}{2}CV^2 $$

しかしMOSFETの $C_{oss}$ は非線形なので、代表値の $C_{oss}$ をそのまま入れると誤差が大きくなることがある。そのため、データシートに $E_{oss}$ が記載されている場合は、$C_{oss}$ の表値より $E_{oss}$ を優先して見る。$E_{oss}$ は、ある $V_{DS}$ まで出力容量に蓄えられるエネルギーを表すため、ハードスイッチング損失やZVS成立条件を考える入口として使いやすい [1][12]。

2.5.4 各寄生容量のまとめ

寄生容量は、次のように役割で覚えるとよい。

量 半導体物性的な意味 設計時に効くところ
$C_{gs}$ ゲート-ソース間の電界を作り、チャネル形成に関わる容量。 ゲート電圧の立上り、しきい値付近の動き。
$C_{gd}$ / $C_{rss}$ 入力ゲートと出力ドレインを結ぶ容量。 Miller効果、帰還、dv/dt誤ターンオン、$Q_{gd}$
$C_{ds}$ ドレイン-ソース間の空乏層などに由来する容量。 スイッチノード遷移、Cossエネルギー。
$C_{oss}$ ドレイン側から見た出力容量。 ハードスイッチング損失、ZVSに必要なエネルギー。
$E_{oss}$ $C_{oss}$ に蓄えられるエネルギー。 損失計算では容量値より使いやすい。

まとめると、Crssはドレイン側の変化をゲート側へ戻す容量だから帰還容量であり、Qgdはその帰還容量を大きな電圧範囲で動かすために必要な電荷量である。

2.6 MOSFETを増幅器として見ると何が見えるか

パワーMOSFETは多くの場合「スイッチ」として使う。しかし内部の基本動作は、ゲート電圧でチャネルを作り、ドレイン電流を制御するトランジスタである。小信号で見れば、MOSFETは次のような相互コンダクタンス素子として振る舞う。

$$ \Delta I_D \simeq g_m\,\Delta V_{GS} $$

ここで $g_m$ は相互コンダクタンスであり、「ゲート-ソース電圧を少し変えたとき、ドレイン電流がどれだけ変わるか」を表す。スイッチング用途では、MOSFETをこの線形領域で長く使うのではなく、オフ領域と十分オンした低抵抗領域の間を短時間で通過させる。それでも、ターンオン・ターンオフの途中では必ず増幅器的な領域を通る。ミラープラトーやスイッチング重なり損失は、この「完全オンでも完全オフでもない途中の状態」を理解しないと見えにくい [5][16]。

ソース接地の増幅回路として考えると、ゲートが入力、ドレインが出力である。ゲート電圧が上がるとドレイン電流が増え、外部負荷によりドレイン電圧は下がる。したがってドレイン出力は、ゲート入力に対して反転した電圧変化を示すことが多い。この入力と出力をまたぐ容量が $C_{gd}$、つまり $C_{rss}$ である。

この視点で見ると、$C_{rss}$ が「帰還容量」と呼ばれる理由が直感的になる。ドレイン出力の変化が、$C_{gd}$ を通じてゲート入力へ戻るからである。増幅器では、この帰還が高周波ゲインを下げたり、帯域や安定性を決めたりする。パワースイッチでは、同じ帰還経路がミラー電荷、ミラープラトー、dv/dt誤ターンオンとして見える。つまり「増幅器の高周波帰還」と「パワーMOSFETのミラー問題」は、別々の現象ではなく、同じ $C_{gd}$ を違う用途から見ているだけである [29][30]。

設計上の注意
「帰還容量を増やすと負帰還になって面白い」という見方は、アナログ増幅器やスルーレート制御では有効な補助線になる。ただし、パワースイッチでは不用意に $C_{gd}$ 相当を増やすと、$Q_{gd}$ が増えてスイッチングが遅くなり、重なり損失やゲートドライバ損失が増える。またハーフブリッジでは、相手側FETのドレインdv/dtがゲートへ戻り、誤ターンオンのリスクも増える。したがって、意図的なゲート-ドレイン容量追加は、EMI低減やslew rate制御の手段として使える場合はあるが、損失、SOA、ドライバ能力、貫通電流を同時に確認する必要がある。

2.7 遅れて伝わる熱

半導体チップで発生した熱は、チップからパッケージ、基板、ヒートシンク、周囲空気へ順に伝わる。この熱の流れは、電気回路に似せて考えると理解しやすい。

熱の概念 電気回路の類比 意味
発熱量、損失 $P$ 電流 熱を流し込む量。単位はW。
温度差 $\Delta T$ 電圧 どれだけ温度が上がったか。単位はKまたは℃。
熱抵抗 $R_{th}$ 抵抗 熱の逃げにくさ。単位はK/W。
熱容量 $C_{th}$ コンデンサ 熱をためる能力。温度変化を遅らせる。

短いパルスでは、発熱した瞬間にヒートシンク全体が温まるわけではない。最初はチップ周辺だけが温まり、その後、熱が徐々に外側へ広がる。このため、短時間のパルス評価では定常熱抵抗 $R_{th}$ ではなく、過渡熱インピーダンス $Z_{th}(t)$ を使う [2][3]。

3. データシートで見るべき項目

データシートは、単なるスペック表ではなく「どの条件でその値が得られたか」を読む文書である。とくにMOSFETでは、温度、パルス幅、ゲート電圧、ケース温度、基板条件、測定回路によって値が変わる。値そのものよりも条件欄を見る習慣をつけるとよい [1]。

3.1 typ、max、絶対最大定格の違い

データシートでよく出てくる表記は次のとおりである。

表記 意味 設計での扱い
typ 代表値。典型的な用途で得られる値。 性能比較や初期見積もりに使えるが、保証値ではない。
min / max 規定条件で保証される最小値・最大値。 安全側の設計にはこちらを使う。
absolute maximum rating 絶対最大定格。超えると破壊または信頼性低下の恐れがある上限。 通常動作点として使ってはいけない。サージを含めて超えないようにする。
recommended operating conditions 推奨動作条件。性能・信頼性を保ちやすい範囲。 基本的にはこの範囲で設計する。

たとえば、$R_{\mathrm{DS(on)}}$ の25℃ typ値は、素子比較には便利だが、熱設計にそのまま使うと発熱を過小評価しやすい。熱設計では、実際の $T_j$ におけるmax値、または温度係数を反映した値を使う。

3.2 主要項目一覧

項目 何を表すか 用途と設計時の注意点
$V_{DS}$, $V_{DSS}$ ドレイン-ソース耐圧 定常電圧だけでなく、ターンオフ時のリンギング、配線インダクタンスによるサージ、アバランシェの有無を含めて確認する。
$V_{GS(abs)}$ ゲート酸化膜の絶対最大定格 ドライバ電圧、負ゲート、ミラー誘起電圧、ゲートループのリンギングを含めて確認する [15]。
$I_D$ 連続ドレイン電流 パッケージ、ケース温度、基板、冷却条件に依存する。この値だけで判断せず、熱条件も考慮する [1][16]。
$I_{DM}$ パルスドレイン電流 パルス幅や単発条件に依存する。$I_{DM}$ 以下なら無条件に安全、とは考えない [14]。
$R_{\mathrm{DS(on)}}$ オン時の等価抵抗 $V_{GS}$、$T_j$、電流で変わる。25℃ typ値だけで熱設計しない [1][9]。
$Q_g$, $Q_{gs}$, $Q_{gd}$ ゲート電荷 ドライバ電流、スイッチング時間、ゲート駆動損失の見積もりに使う [5][16]。
$C_{iss}$, $C_{oss}$, $C_{rss}$ 入力・出力・帰還容量 非線形容量。$C_{oss}$ 損失は可能なら $E_{oss}$ や $Q_{oss}$ で見る [1][12]。
$Q_{rr}$, $t_{rr}$ ボディダイオードの逆回復 ハードスイッチング、同期整流、ZVS崩れ時に効く。測定条件で大きく変わる [11]。
$R_{thJC}$ 接合-ケース間の定常熱抵抗 ケース温度が既知、またはヒートシンク設計をする場合の基本値。
$R_{thJA}$ 接合-周囲間の定常熱抵抗 基板条件で大きく変わる。データシートの評価基板条件を必ず確認する [1]。
$Z_{th}(t)$ 過渡熱インピーダンス 単発パルス、繰返しパルス、バースト温度上昇の見積もりに使う [2][3]。
SOA 安全動作領域 $V_{DS}$ と $I_D$ が同時に大きい動作で必須。リニア動作、突入、短絡、クランプで確認する [1][4]。
$E_{AS}$, $E_{AR}$ 単発・繰返しアバランシェ耐量 UIS試験由来の値。通常の導通エネルギーとは別物として扱う [13]。

3.3 データシートを読むときの最初のチェック

設計開始時は、次の順で確認していくと早いことが多い(主観だが)。

  1. 絶対最大定格: $V_{DS}$、$V_{GS}$、$I_D$、$I_{DM}$、$T_j$。
  2. 推奨ゲート電圧: $R_{\mathrm{DS(on)}}$ が規定される $V_{GS}$。
  3. 温度特性: $R_{\mathrm{DS(on)}}$ の温度係数、しきい値電圧の温度依存。
  4. スイッチング関連: $Q_g$、$Q_{gd}$、$E_{oss}$、$Q_{rr}$。
  5. 熱関連: $R_{th}$、$Z_{th}$、SOA。
  6. パッケージ・レイアウト関連: Kelvin source、銅箔条件、推奨ランド、熱ビア。

注意
データシートで大きく見える $I_D$ は、多くの場合、ケース温度が25℃に保たれるなど、かなり理想的な条件での値である。実基板上で同じ電流を連続的に流せるとは限らない。電流定格は「配線すれば流せる電流」ではなく、「指定条件で熱的・電気的に許される電流」である。

3.4 MOSFETの「良さ」は用途で変わる

MOSFET選定でよくある誤解は、「低 $R_{DS(on)}$ のMOSFETほど常に良い」という考え方である。低 $R_{DS(on)}$ は導通損失を減らすが、同じ耐圧クラス・同じ世代のデバイスでは、チップ面積が大きく(≒ON抵抗が小さく)なるほど $Q_g$、$Q_{gd}$、$Q_{oss}$、$C_{oss}$、$C_{rss}$ が増えやすい。すると、スイッチング損失、ゲート駆動損失、Coss関連損失、ミラー誘起ターンオンのリスクが増える場合がある [1][5][12]。

低周波・大電流のロードスイッチやモータ駆動では、導通損失が支配的になりやすいため、低 $R_{DS(on)}$、熱抵抗、パッケージ電流能力が重要になる。一方、高周波・高電圧のハードスイッチングでは、$Q_{gd}$、$E_{oss}$、$Q_{rr}$、ゲート駆動能力、レイアウト寄生インダクタンスの影響が大きくなる。ZVSや共振系では、単純な $R_{DS(on)}$ だけでなく、$Q_{oss}$、$E_{oss}$、デッドタイム中の逆方向導通、軽負荷でのZVS成立条件が重要になる [11][12]。

重要なのは「どの損失が支配的か」を切り分けることである。候補MOSFETを比較するときは、用途ごとに見る軸を変えるとよい。

用途・条件 優先して見る項目 補足
低周波・大電流 $R_{DS(on)}$、熱抵抗、パッケージ、並列時の電流分担 導通損失と放熱が支配的になりやすい。
高周波・中電流 $Q_g$、$Q_{gd}$、$E_{oss}$、ドライバ能力 低オン抵抗品が必ず高効率とは限らない。
ハーフブリッジ $C_{rss}$、$Q_{gd}$、$Q_{rr}$、デッドタイム、ミラー誘起 相手側FETとの相互作用を見る。
ZVS・共振系 $Q_{oss}$、$E_{oss}$、逆方向導通、軽負荷条件 ZVSが崩れる条件を確認する。
ロードスイッチ・ホットスワップ SOA、リニアモード耐量、熱容量、起動時間 完全オン時より起動時が厳しい場合がある。
パルス負荷 $I_{DM}$、SOA、$Z_{th}(t)$、端子・パッケージ耐量 熱は平均化できても電気的ピークは平均化できない。

4. 損失の分解と見積もり

MOSFETの発熱を見積もるときは、損失をまとめて一つの値として扱うのではなく、どの物理現象で発生したかを分けて考える。分けておくと、対策の方向が見えやすい。たとえば導通損失が支配的なら低 $R_{\mathrm{DS(on)}}$ 化や並列化が効果的な場合がある。一方、スイッチング損失が支配的ならゲート抵抗、ドライバ、周波数、ZVS化、レイアウトの見直しが効果的である [7][8]。

代表的には次のように分解できる。

$$ P_{\mathrm{device}} = P_{\mathrm{cond}} + P_{\mathrm{sw,overlap}} + P_{\mathrm{oss}} + P_{\mathrm{rr}} + P_{\mathrm{diode}} + P_{\mathrm{av}} + P_{\mathrm{lin}} $$

各項の意味は次のとおりである。

項目 内容 主に効く場面
$P_{\mathrm{cond}}$ 導通損失 低周波、大電流、オン時間が長い回路。
$P_{\mathrm{sw,overlap}}$ $V_{DS}$ と $I_D$ の重なり損失 ハードスイッチング、高周波。
$P_{\mathrm{oss}}$ 出力容量関連損失 高電圧、高周波、ハーフブリッジ。
$P_{\mathrm{rr}}$ 逆回復損失 Si MOSFETのボディダイオード導通後の切替え。
$P_{\mathrm{diode}}$ デッドタイム中のボディダイオード損失 同期整流、ハーフブリッジ。
$P_{\mathrm{av}}$ アバランシェ損失 誘導性負荷のターンオフ、サージクランプ。
$P_{\mathrm{lin}}$ リニア動作損失 突入制限、ホットスワップ、アクティブクランプ。

4.1 導通損失

導通損失は、MOSFETがオンしている間に $R_{\mathrm{DS(on)}}$ で発生する $I^2R$ 損失である。

$$ P_{\mathrm{cond}} = I_{\mathrm{RMS}}^{2}\,R_{\mathrm{DS(on)}}(T_j) $$

ここで $I_{\mathrm{RMS}}$ は平均電流ではなくRMS電流である。RMSとは、抵抗で同じ発熱を生む直流電流に換算した値である。電流波形が一定なら平均値とRMS値は同じだが、パルス電流や三角波電流では異なる。

たとえば、電流リップルが小さい同期バックコンバータで、ハイサイドMOSFETがデューティ $D$ でオンする場合、オン中の電流をほぼ一定の $I$ と見なせば、周期全体でのRMS電流はおおよそ次のようになる。

$$ I_{\mathrm{RMS,HS}} \simeq I\sqrt{D} $$

ローサイドMOSFETなら、理想的には

$$ I_{\mathrm{RMS,LS}} \simeq I\sqrt{1-D} $$

となる。ただし、インダクタ電流リップルが大きい場合は、波形からRMSを計算する必要がある [7]。

$R_{\mathrm{DS(on)}}$ は温度が上がると増える。Si MOSFETでは、25℃から150℃付近まで上がると、オン抵抗が1.5倍から2倍程度になる製品が多い。製品差があるため、必ずデータシートの正規化曲線やmax値を確認する [1]。

設計上の注意
導通損失を25℃ typ値で計算するのは、最初の概算としては問題ない。ただし実際には温度上昇で $R_{\mathrm{DS(on)}}$ が増え、損失が増え、さらに温度が上がるという正帰還的な関係になる。これを見落とすと、試作時に「計算より熱い」という結果になることがある。熱マージンが厳しい設計では、6.2節のように反復計算で $T_j$ と損失を整合させておくのが望ましい。

4.2 スイッチング重なり損失

ターンオン・ターンオフの遷移中には、$V_{DS}$ と $I_D$ が同時にゼロでない状態がある。この重なり部分の面積が1回のスイッチングで失われるエネルギーになる。概算では三角形近似を使うことが多い [8]。

$$ E_{\mathrm{on}} \simeq \frac{1}{2}V_{\mathrm{DS}}I_Dt_{\mathrm{on,overlap}} $$

$$ E_{\mathrm{off}} \simeq \frac{1}{2}V_{\mathrm{DS}}I_Dt_{\mathrm{off,overlap}} $$

$$ P_{\mathrm{sw,overlap}} = (E_{\mathrm{on}}+E_{\mathrm{off}})f_{\mathrm{sw}} $$

この式は、初期検討には便利である。ただし実波形は単純な三角形ではない。寄生インダクタンス、ゲート抵抗、ミラープラトー、逆回復、Coss、ドライバ能力、温度で変わる。精度が必要な場合は、ダブルパルス試験で $V_{DS}$ と $I_D$ を測り、積分でエネルギーを求める [18][19]。

4.3 Coss / Eoss損失

ハードスイッチングのハーフブリッジでは、スイッチノードが切り替わるたびにMOSFETの出力容量が充放電される。片側MOSFETの $C_{oss}$ に蓄えられたエネルギーは、相手側MOSFETのチャネルや外部経路で消費される場合がある。

$C_{oss}$ は非線形容量なので、固定容量の $\frac{1}{2}CV^2$ だけで計算すると誤差が出る。データシートに $E_{oss}$ がある場合、概算には次を使う。

$$ P_{oss} \simeq E_{oss}(V_{DS})\,f_{sw} $$

ただし、回路方式によって $E_{oss}$ がどこで消費されるかは異なる。ZVSでは、ターンオン前に外部インダクタ電流で $C_{oss}$ を放電し、$V_{DS}$ が低い状態でMOSFETをオンするため、ターンオン損失を大きく減らせる。ただしZVSでも「すべてのスイッチング損失がゼロ」という意味ではない。ターンオフ損失、Coss充電に関係する損失、循環電流による導通損、ボディダイオード導通、デッドタイム損失は残る [11]。

4.4 逆回復損失とQrr

Si MOSFETのボディダイオードが順方向に導通した後、逆方向に切り替わるときには、逆回復電流が流れる。この逆回復は、損失、サージ電圧、EMI、相手側MOSFETの電流ストレスに直結するため、ハードスイッチングのハーフブリッジや同期整流回路では非常に重要である [1][26][27]。

4.4.1 逆回復は「ダイオードがすぐにはオフに戻れない」現象

ボディダイオードはpn接合である。順方向に電流が流れている間、p領域とn領域には少数キャリアが注入され、半導体内部に電荷が蓄積される。これは、ダイオードが導通するためには自然な状態である。

問題は、その直後に外部回路がダイオードへ逆電圧をかけたときである。理想ダイオードなら瞬時に電流が止まるが、実際のpn接合では内部に残ったキャリアを外へ掃き出す必要がある。この掃き出しの間、ダイオードには逆方向の電流が一時的に流れる。これが逆回復電流である [26]。

$Q_{rr}$ は、この逆回復電流の面積、つまり回復期間中に抜き取られる電荷量を表す。

$$ Q_{rr} \simeq \int i_{rr}(t)\,dt $$

$Q_{rr}$ が大きいほど、逆回復中に流れる電流の総量が大きくなりやすい。$t_{rr}$ は逆回復にかかる時間、$I_{RM}$ や $I_{rr,peak}$ は逆回復電流のピークを表す。

4.4.2 ハーフブリッジでQrrがどのように損失になるか

代表例として、ローサイドMOSFETのボディダイオードがデッドタイム中に導通しており、その後ハイサイドMOSFETがターンオンする場面を考える。

  1. デッドタイム中、インダクタ電流はローサイドMOSFETのボディダイオードを通って流れている。
  2. ハイサイドMOSFETがターンオンし、スイッチノードを持ち上げようとする。
  3. しかしローサイドのボディダイオード内部には蓄積キャリアが残っているため、すぐには逆方向をブロックできない。
  4. ハイサイドMOSFETは、負荷電流に加えて、ローサイドボディダイオードの逆回復電流も流し込む必要がある。
  5. この間、ハイサイドMOSFETには大きな電流と大きな電圧が同時にかかり、ターンオン損失が増える。

このため、逆回復損失は単に「ダイオード側の損失」とだけ考えると見落としてしまう現象である。多くの回路では、逆回復電流を処理する相手側MOSFETのターンオン損失として現れる。もちろん、逆回復しているボディダイオード側にも発熱やストレスは発生する。

一次近似では、逆回復に関わる損失を次のように見積もることがある。

$$ P_{rr} \simeq Q_{rr}\,V_{bus}\,f_{sw} $$

ただしこれは概算である。実際の損失は、逆回復電流波形、バス電圧、スイッチング速度、寄生インダクタンス、ゲート抵抗、温度、どちらの素子に損失が乗るかによって変わる。精度が必要な場合はダブルパルス試験で $V_{DS}$ と $I_D$ を同時に測り、$v(t)i(t)$ を積分して確認する [27]。

4.4.3 QrrがサージとEMIにも効く理由

逆回復電流は、パワーループの寄生インダクタンスを流れる。したがって、逆回復電流が急に増減すると、次式の電圧が発生する。

$$ V_{surge} = L_{parasitic}\frac{di}{dt} $$

$Q_{rr}$ が大きい、$I_{RM}$ が大きい、または回復が急峻である場合、ターンオン時に大きな電流スパイクが発生しやすい。その電流が急に切れると、寄生インダクタンスと寄生容量でリンギングが起きる。これが $V_{DS}$ サージ、スイッチノードのリンギング、EMIの原因になる [1][26]。

逆回復では、電荷量 $Q_{rr}$ だけでなく、回復波形の形も重要である。急に電流が切れる「硬い」回復はリンギングを起こしやすく、なだらかに戻る「柔らかい」回復はEMI上有利な場合がある。データシートで softness factor や回復波形が示されている場合は、$Q_{rr}$ と合わせて確認する。

4.4.4 Qrrを見るべき回路、見落としやすい回路

$Q_{rr}$ が特に重要になりやすいのは、次のような回路である。

回路・条件 なぜQrrが効くか
同期バックコンバータ ローサイドのボディダイオードがデッドタイム中に導通し、次のハイサイドターンオンで逆回復する。
ハーフブリッジ / フルブリッジ 上下FETの切り替えで、相手側ボディダイオードの逆回復がターンオン損失に乗る。
モータドライブ 電流方向が変わり、還流経路が頻繁に切り替わる。回生やデッドタイムも関係する。
ZVSが崩れる軽負荷・過渡条件 通常はソフトスイッチングのつもりでも、一部条件でボディダイオード逆回復が見えることがある。
高温動作 逆回復特性は温度で変わるため、25℃の値だけでは判断しにくい。

一方、理想的にZVSが成立し、ボディダイオードの蓄積キャリアを問題にしない条件では、$Q_{rr}$ の影響は小さくなる。ただし「通常動作点では問題ないが、起動、停止、軽負荷、短絡、デッドタイムずれで問題になる」ことがあるため、最悪条件を確認すること。

4.4.5 Qrrを下げる設計手段

Qrrによる問題が大きい場合、対策は複数ある。

ただし、ゲート抵抗を大きくして逆回復ピークを抑えると、スイッチング重なり損失が増えることがある。低Qrr品は $R_{DS(on)}$、価格、パッケージ、Eoss、ゲート電荷などとのトレードオフになる。したがって、Qrrだけを最小化するのではなく、回路全体の損失とサージを見て選ぶ。

4.5 デッドタイム中のボディダイオード損失

ハーフブリッジでは、上下MOSFETが同時にオンすると電源短絡、いわゆる貫通電流が発生する。これを避けるため、両方をオフにするデッドタイムを入れる。デッドタイム中もインダクタ電流は流れ続ける必要があるため、多くの場合、ボディダイオードまたはMOSFETの逆方向導通経路を流れる。

概算式は次のとおりである。

$$ P_{diode} \simeq V_F I_D t_{dead,total} f_{sw} $$

ここで $t_{dead,total}$ は1周期あたりのデッドタイム合計である。デッドタイムを短くすればダイオード損失は減るが、短すぎると貫通電流のリスクが増える。逆に長すぎると、ボディダイオード導通時間が増え、損失や逆回復が悪化する。デッドタイムは「長めにしておけば安全」ではなく、波形を見ながら最適化する値である。

4.6 ゲート駆動損失

ゲートを充放電するエネルギーは、ドライバIC、外付けゲート抵抗、MOSFET内部ゲート抵抗などで消費される。MOSFETの主電流経路の損失とは別に、ドライバICやゲート抵抗の発熱を確認する必要がある [5][16]。

概算式は次のとおりである。

$$ P_{gate,total} \simeq Q_g V_{drive} f_{sw} $$

この式で得られるのは、ゲート駆動系全体で1秒あたりに動くエネルギーの目安である。実際にどこで熱になるかは、ドライバのオン抵抗、外付けゲート抵抗、MOSFET内部抵抗で分担される。

高周波、複数MOSFET並列、大きな $Q_g$、高いゲート電圧、SiCのような高駆動電圧のデバイスでは、ゲート駆動損失が無視できない。また、ドライバ電源のデカップリングが不足すると、スイッチング瞬間にドライバ電源が落ち、実効 $V_{GS}$ が下がる。結果として $R_{\mathrm{DS(on)}}$ が増え、MOSFET本体の発熱が増える可能性がある。そのため、ゲートドライバのデカップリングコンデンサはできるだけゲートドライバの近くに置き、容量が十分かを設計時に見積もっておくのが望ましい。

メモ
「10µFを置けばよい」のように固定値で覚えるのではなく、まず $Q_g$、同時駆動するMOSFET数、周波数、許容電源リップルから必要容量を見積もる。そのうえで、ドライバIC直近に小容量・低ESLのセラミックコンデンサを置き、少し離れたところにバルク容量を追加する。高周波電流はループ面積を小さくすることが重要である。

4.7 アバランシェ損失

誘導性負荷をオフすると、インダクタ電流は流れ続けようとする。電流経路が十分に用意されていない場合、MOSFETの $V_{DS}$ が上昇し、耐圧を超えるとアバランシェ動作に入る。このときMOSFETが吸収できるエネルギー指標として、データシートに $E_{AS}$ や $E_{AR}$ が記載されることがある [13][17]。

アバランシェ中の損失は、単純には次式で表される。

$$ E_{av} = \int v_{DS}(t)i_D(t)dt $$

誘導性負荷でインダクタに蓄えられたエネルギーを概算するだけなら、次式で見積もる。

$$ E_L \simeq \frac{1}{2}LI^2 $$

ただし、$E_{AS}$ は通常のオン期間の $I^2R$ エネルギーや、リニアモードの $V_{DS}I_Dt$ を自由に比較してよい値ではない。$E_{AS}$ はUIS試験という特定条件でのアバランシェ耐量であり、熱の発生場所、電界分布、電流経路が通常とは異なる [13]。

アバランシェを許容する設計では、初期ジャンクション温度、アバランシェ電流、クランプ電圧、繰返し頻度、データシートのディレーティングを確認する。アバランシェを避ける設計では、パワーループの寄生インダクタンスを減らし、RCスナバ、TVS、アクティブクランプ、ゲート抵抗調整で $V_{DS}$ サージを定格内に抑える [20]。

4.8 リニアモード損失

MOSFETが完全オンでも完全オフでもなく、$V_{DS}$ と $I_D$ が同時に大きい状態で使われることがある。これをリニアモードと呼ぶ。ホットスワップ、突入電流制限、アクティブ負荷、リニア電流源、ソフトスタート中のロードスイッチなどが該当する [1][4]。

リニアモード中の損失は単純に次式で表される。

$$ P_{lin}=V_{DS}I_D $$

たとえば、$V_{DS}=20\,\mathrm{V}$、$I_D=5\,\mathrm{A}$ なら、損失は100Wである。完全オン時の $I^2R_{DS(on)}$ とは別物であり、オン抵抗が低いMOSFETでも、リニア領域では大きく発熱する。

リニアモードでは、平均ジャンクション温度だけでなく、チップ内の局所ホットスポットが問題になる。特にSi MOSFETではSpirito効果により、高 $V_{DS}$・中低 $I_D$ 領域で局所的な電流集中が起きることがある。突入制限やホットスワップに使う場合は、通常のスイッチング用低 $R_{DS(on)}$ 品ではなく、リニアモードSOAが明確な品種を選ぶ [4]。

5. ゲート駆動設計

5.1 ゲート電圧の選び方

ゲート電圧 $V_{GS}$ が低いと、MOSFETは十分にオンせず $R_{\mathrm{DS(on)}}$ が増える。すると導通損失が増える。一方で、ゲート電圧を高くしすぎると、ゲート酸化膜の絶対最大定格や長期信頼性の問題が出る。したがって、ゲート電圧は「高ければ高いほどよい」ではなく、データシートで推奨される範囲内で選ぶ [15][16]。

Si MOSFETでは、標準レベル品なら $V_{GS}=10\,\mathrm{V}$、ロジックレベル品なら4.5Vや2.5Vで $R_{\mathrm{DS(on)}}$ が規定されることが多い。SiC MOSFETでは、+15Vから+18V程度を推奨する製品が多く、オフ側に負電圧を推奨するものもある [10]。

オフ時に0Vで止めるか、-2Vから-5V程度の負ゲートを使うかは、回路のdv/dt、ミラー誘起誤ターンオン、ドライバの複雑さ、絶対最大定格の余裕を見て決める。負ゲートは誤ターンオンを抑えやすいが、負側サージで $V_{GS(abs)}$ を超えないように注意する。

5.2 ゲート抵抗の選定

ゲート抵抗 $R_g$ はスイッチング速度を調整する部品である。小さくするとゲート電流が増え、スイッチングは速くなる。スイッチング重なり損失は減りやすい。一方で、dv/dt、di/dt、VDSサージ、リンギング、EMI、誤ターンオンは増えやすい [16]。

大きくするとスイッチングは遅くなる。サージやEMIは抑えやすいが、スイッチング損失は増える。したがって、ゲート抵抗は最小値を探すのではなく、損失、サージ、EMI、誤動作マージンのバランスが取れる最適値を探す。

ターンオンとターンオフで要求が違う場合、ダイオードと抵抗を組み合わせて $R_{g,on}$ と $R_{g,off}$ を分ける。たとえばターンオンを遅くして逆回復やEMIを抑え、ターンオフを速くして貫通電流を避ける、という設計がある。ただしターンオフを速くしすぎると、配線インダクタンスによる $V=L\,di/dt$ のサージが増え、アバランシェに入る可能性がある。

5.3 ドライバ電流とゲート電荷

ミラー期間のゲート電流は、概算で次のように見積もれる [16]。

$$ I_{gate} \simeq \frac{V_{driver}-V_{plateau}}{R_{driver}+R_{g,ext}+R_{g,int}} $$

$$ t_{Miller} \simeq \frac{Q_{gd}}{I_{gate}} $$

ここで $R_{driver}$ はドライバICの出力抵抗、$R_{g,ext}$ は外付けゲート抵抗、$R_{g,int}$ はMOSFET内部ゲート抵抗である。

この式で大まかな $V_{DS}$ 遷移時間を見積もれる。ただし、実際の波形ではゲートループの寄生インダクタンス、共通ソースインダクタンス、ドライバの電流制限、ゲート電源のデカップリング、温度依存が効く。高速化するほど、単純な抵抗計算だけでは合わなくなる。

さらに、ゲート駆動側の電源容量が不足すると、スイッチング瞬時にゲート電源電圧が降下することがある。結果として実効 $V_{GS}$ が下がって $R_{DS(on)}$ が想定より高くなり、最悪の場合MOSFETの熱破壊につながる。対策として、ドライバIC直近に十分な容量(数µF〜10µF程度を目安)のデカップリングコンデンサを配置するとよい。

5.4 Kelvin sourceと共通ソースインダクタンス

MOSFETのソース端子を主電流路とゲート駆動リターンで共用すると、共通ソースインダクタンスが生じる。主電流が高速に変化すると、このインダクタンスに電圧が発生する。

$$ V = L\frac{di}{dt} $$

この電圧は、実効的な $V_{GS}$ を変化させる。ターンオン時にはゲート駆動を妨げ、ターンオフ時にはゲートを持ち上げて誤ターンオンの原因になることがある。TIの共通ソースインダクタンスに関する解析では、CSIが同期バックコンバータのスイッチング損失に大きく影響することが示されている [6]。

Kelvin source端子を持つパッケージでは、ゲートドライバのリターンをKelvin sourceに戻し、主電流のソース経路と分ける。これにより、主電流のdi/dtがゲートループに与える影響を減らせる。

レイアウトの基本
ゲートループは短く、太く、帰り道を近くに置く。ドライバIC、ゲート抵抗、MOSFETゲート、Kelvin sourceのループ面積を小さくする。パワーループとゲートループをむやみに重ねない。高速回路では、回路図上の1本の線ではなく、基板上の電流ループが性能を決める。

5.5 ミラークランプ、負ゲート、ゲート-ソース保護

オフ側MOSFETの誤ターンオンを防ぐには、ゲートを「低電圧にしておく」だけでは足りない場合がある。高dv/dtのハーフブリッジでは、相手側FETのスイッチングによりドレイン電圧が急変し、$C_{rss}$ / $C_{gd}$ を通じてゲートへ電流が注入される。この電流をドライバが十分に吸い込めないと、$V_{GS}$ が持ち上がり、オフのはずのMOSFETが一瞬オンする [15][16]。

代表的な対策は次のとおりである。

負ゲートを使う場合は、ゲート-ソースの負側絶対最大定格、ドライバICの出力耐圧、UVLO、デッドタイム、ターンオン遅延も確認する。負ゲートは有効な手段だが、負側サージが重なると $V_{GS(abs)}$ を超えることがある。

5.6 CMTI、UVLO、短絡保護

絶縁ゲートドライバやハイサイドドライバでは、スイッチノードの急激な電圧変化に対して誤動作しない能力が必要である。これを CMTI、Common-Mode Transient Immunity と呼ぶ。高速SiC/GaNや高dv/dtのSi MOSFETでは、CMTI不足が誤パルス、ラッチアップ、ゲート信号の欠落につながることがある [10][16]。

UVLO はUnder-Voltage Lockout、低電圧ロックアウトである。ゲート電源電圧が不足している状態でMOSFETをオンすると、$R_{DS(on)}$ が高いまま大電流が流れ、短時間で過熱する。UVLO閾値は、使用するMOSFETの推奨 $V_{GS}$ と $R_{DS(on)}$ 規定条件に合うか確認する。

短絡保護では、MOSFETまたはSiC MOSFETの短絡耐量時間より速く保護する必要がある。過電流検出、DESAT検出、ゲート遮断、ソフトターンオフのすべてに遅延があるため、データシート上の短絡耐量時間だけでなく、実際の保護ループ全体の時間を測る。ソフトターンオフを入れる場合は、短絡電流を急に切ることで生じる $V=Ldi/dt$ サージを抑えられる一方、遮断時間が伸びるため、短絡エネルギーとのバランスを見る必要がある。

6. 熱設計と過渡熱インピーダンス

6.1 定常熱抵抗による評価

連続動作で熱的に平衡した状態では、ジャンクション温度は次のように見積もれる [9]。

$$ T_j = T_a + P_{device}(R_{th,JC}+R_{th,CH}+R_{th,HA}) $$

または、ケース温度 $T_c$ が実測できる場合は、

$$ T_j = T_c + P_{device}R_{th,JC} $$

と書ける。ここで、$R_{th,JC}$ は接合からケース、$R_{th,CH}$ はケースからヒートシンク、$R_{th,HA}$ はヒートシンクから周囲空気までの熱抵抗である。

表面実装品で $R_{thJA}$ を使う場合は特に注意が必要である。$R_{thJA}$ はデバイス単体の普遍的な値ではなく、基板銅箔面積、層数、熱ビア、風速、周囲部品、筐体条件に大きく依存する。データシートに記載された $R_{thJA}$ は、特定の評価基板での値として考える [1]。

6.2 $R_{DS(on)}$ の温度依存を反復で解く

$R_{\mathrm{DS(on)}}$ は $T_j$ とともに増える。そのため、損失を計算するには $T_j$ が必要で、$T_j$ を計算するには損失が必要、という循環関係が生じる。

実務では次のように反復計算する。

  1. $T_j$ を仮置きする。例: 100℃。
  2. データシートの温度係数曲線から、その $T_j$ での $R_{\mathrm{DS(on)}}$ を求める。
  3. 導通損失、スイッチング損失などを計算する。
  4. 熱抵抗から新しい $T_j$ を求める。

$$ T_{j,new}=T_a+P_{device}R_{th,total} $$

  1. 前回の $T_j$ と十分近くなるまで繰り返す。

収束しない、または収束しても $T_j$ が定格上限に近すぎる場合、設計を見直す。対策には、低 $R_{\mathrm{DS(on)}}$ 品への変更、並列化、ヒートシンク強化、基板熱設計改善、スイッチング周波数低減、ZVS化、ゲート駆動最適化などがある。

6.3 過渡熱インピーダンス $Z_{th}(t)$

短いパルス動作では、定常熱抵抗ではなく過渡熱インピーダンス $Z_{th}(t)$ を使う。$Z_{th}(t)$ は、ある時間だけ1Wの発熱を与えたとき、ジャンクション温度がどれだけ上がるかを表す。単位はK/Wである [2][3]。

単発矩形パルスなら、温度上昇は次式で概算できる。

$$ \Delta T_j = P_{pulse}Z_{th,single}(t_p) $$

ここで $t_p$ はパルス幅、$P_{pulse}$ はパルス中の損失である。

データシートには、単発曲線と、複数のデューティ比の繰返し曲線が載っていることがある。単発曲線は、前回の熱が残っていない条件に対応する。デューティ付き曲線は、周期的な繰返しが長く続き、熱的に周期定常になった状態を想定していることが多い。そのため、有限回数のバーストにそのまま当てはめると過大評価または過小評価になる場合がある。

6.4 FosterモデルとCauerモデル

複雑な電力波形を扱う場合、$Z_{th}(t)$ をRC回路モデルで表すことがある。代表的にはFosterモデルとCauerモデルがある [3]。

Fosterモデルは、指数応答の和として $Z_{th}(t)$ を近似する。データシートのZth曲線に合わせ込みやすく、SPICEでジャンクション温度を計算するのに便利である。ただし、Fosterモデルの各RC段は、チップ、はんだ、リードフレーム、基板といった実際の物理層に直接対応しない。

Cauerモデルは、熱の流れる物理的な層に近い形で表現しやすい。途中ノードにケースやヒートシンクの熱抵抗を接続したい場合は、Cauerモデルの方が適している。

注意
Fosterモデルの途中ノードを「ここがケース温度だろう」と解釈して、勝手にヒートシンクを接続してはいけない。Fosterモデルは数学的な近似であり、途中ノードに物理的な意味があるとは限らない。

6.5 ケース温度、周囲温度、マウントベース温度

データシートやアプリケーションノートでは、$T_j$、$T_c$、$T_{mb}$、$T_a$ が使い分けられる。記号が似ていても、基準にしている測定点が違うため、熱抵抗や $Z_{th}$ と組み合わせるときは注意する [1][3][21]。

記号 意味 注意点
$T_j$ ジャンクション温度。半導体チップ内部の温度。 安全性や寿命判断の中心。直接測りにくい。
$T_c$ ケース温度。 測定点がデータシートで指定される場合がある。ヒートシンク接触面とは限らない。
$T_{mb}$ マウントベース温度。 LFPAKなどで使われることがある。ケース温度とは測定位置が違う場合がある。
$T_a$ 周囲温度。 部品周辺の空気温度。筐体外の外気温とは違うことが多い。

同じ $R_{thJC}$ や $Z_{th(j-mb)}$ でも、基準温度がケースなのかマウントベースなのかで扱いが変わる。資料の記号をそのまま読まず、「どことどこの温度差を表しているか」を確認する。

表面実装MOSFETでは、パッケージ上面温度が低く見えても、熱の主経路が基板側である場合がある。IRカメラで上面だけを見ると、ジャンクション温度を過小評価することがある。熱電対を貼る場合も、接着剤、熱電対の線、測定位置によって温度が変わるため、測定値は熱モデルやTSEPと合わせて解釈する。

7. パルス・バースト動作の評価

定常動作の評価はデータシートのRth・SOA曲線から比較的読みやすい。一方で、非定常(過渡)動作はデータシートから直接は読み取れないことが多い。定常状態を仮定して計算すれば確実な設計マージンは取りやすいが、過剰設計となる可能性もある。

とくに高周波・大電流の領域では、そもそも候補となるMOSFETのラインナップが少なく、定常前提でマージンを大きく取りすぎると条件を満たす素子がなくなることがある。このような場合は、過渡熱インピーダンスを活用した、より実態に即した評価が望ましい。

7.1 単発、連続繰返し、バーストを分ける

パルス動作では、まず動作モードを分類する。

動作 熱的な見方 注意点
単発パルス パルス前に十分冷えている。単発Zthで評価する。 冷却時間が短いと単発ではない。
連続繰返し 周期的な温度状態に達する。Duty付きZth曲線またはRCモデルで評価する。 Duty付き曲線の前提を確認する。
有限バースト N発のパルス後に休止がある。重ね合わせ法が有効。 バースト内ピーク温度と次バースト開始時の残熱を確認する。
高周波バースト 電気周期が熱時定数より十分短い。平均電力で近似しやすい。 電気的ピーク電流、SOA、サージは平均化できない。

ここで大切なのは、「熱的には平均化できる量」と「電気的には平均化できない量」を分けることである。1MHzのパルス列では、熱は1µsごとに大きく上下しないことが多い。一方、電流ピーク、VDSサージ、ゲート電流、SOA上の動作点は各パルスごとに発生する。

7.2 重ね合わせ法

熱系を線形近似できる範囲では、複数のパルスによる温度上昇は重ね合わせで計算できる。矩形パルスは、開始時刻で +P のステップを入れ、終了時刻で -P のステップを入れたものと見なす [2]。

$$ \Delta T(t)=\sum_k P_k Z_{th}(t-t_{s,k})-\sum_k P_k Z_{th}(t-t_{e,k}) $$

$$ Z_{th}(\tau)=0\quad(\tau\le 0) $$

ここで、$t_{s,k}$ はk番目のパルス開始時刻、$t_{e,k}$ は終了時刻である。開始したパルスは温度を上げ、終了したパルスは「発熱が止まった分」として差し引く。

7.3 パルス例: AN11156のバースト例

Nexperia AN11156では、1000W、20µs幅のパルスが3回あり、各パルスの間に30µsのオフ時間がある例が示されている。パルスは20-40µs、70-90µs、120-140µsに配置され、評価時刻は最後のパルス終端の140µsである [2]。

このとき、評価時刻から見た経過時間は次のようになる。

寄与 評価時刻から見た経過時間 Zth [K/W] 符号
1発目 開始 120µs 0.032 +
1発目 終了 100µs 0.028 -
2発目 開始 70µs 0.022 +
2発目 終了 50µs 0.020 -
3発目 開始 20µs 0.011 +

したがって、

$$ \Delta T=1000{(0.032+0.022+0.011)-(0.028+0.020)}=17\,\mathrm{K} $$

マウントベース温度が75℃なら、

$$ T_{j,peak}=75+17=92^{\circ}\mathrm{C} $$

となる。ここで重要なのは、3つのパルスを単純に足すのではなく、先に終了したパルスの冷却分を負の寄与として差し引くことである。

7.4 1MHz × 1msのような高周波バースト

1MHzの周期は1µsである。多くのパワーMOSFETパッケージの熱時定数は、これよりかなり長い。したがって、熱的には1パルスごとの温度リップルは小さく、1msバースト中の平均電力が支配的になることが多い。

デューティ $D$、ピーク時損失 $P_{peak}$、バースト時間 $t_b$ を使うと、概算は次のようになる。

$$ P_{avg,burst}\simeq P_{peak}D $$

$$ \Delta T_{j,burst}\simeq P_{avg,burst}Z_{th,single}(t_b) $$

ただし、この近似は熱評価の近似である。電気的な最大電流、$I_{DM}$、SOA、ゲートドライバのピーク電流、ワイヤボンドやリードフレームの瞬時電流、VDSサージは、平均電力だけでは判断できない [14]。

7.5 バーストを繰り返す場合

1回のバースト後に十分な冷却時間があれば、次のバーストは単発に近い条件で評価できる。しかし、冷却時間が熱の長時定数に比べて短いと、前回の熱が残った状態で次のバーストが始まる。この場合、1回のバーストだけを見ると温度を過小評価する。

繰返しバーストでは、次の2つを確認する。

  1. 長時間平均電力による定常温度上昇。
  2. その定常温度を初期値としたバースト内ピーク温度。

最も安全なのは、FosterまたはCauerのRCモデルに実際の電力波形を入れて、周期定常に達するまで数値計算する方法である [3]。

7.6 非矩形パルス

実際の電力波形は矩形とは限らない。三角波、台形波、正弦波、リンギングを含む波形などがある。このような波形は、複数の矩形に分割して評価する。分割した各矩形は、その区間のエネルギーとピーク電力をできるだけ再現するように選ぶ [2]。

分割数を増やせば精度は上がるが、Zth曲線の読み取り誤差やデータシート自体のばらつきもある。必要以上に細かく分割しても、実務上の精度はあまり上がらないことがある。まず粗く見積もり、温度マージンが小さい場合に詳細化するのが効率的である。

8. SOA、アバランシェ、リニアモード

8.1 SOAは「電圧と電流を同時に受ける」領域の制約

MOSFETを完全オンのスイッチとして使う場合、損失は主に $I^2R$ で決まる。しかし、突入電流制限、ホットスワップ、アクティブクランプ、短絡、リニア制御では、$V_{DS}$ と $I_D$ が同時に大きい状態になる。この領域では、$R_{\mathrm{DS(on)}}$ だけでは安全性を判断できない。データシートのSOAを確認する必要がある [1][4]。

SOAは、横軸に $V_{DS}$、縦軸に $I_D$ を取り、指定パルス幅で安全に動作できる範囲を示す図である。SOAには、電流制限、オン抵抗制限、最大電力制限、熱制限、二次降伏または熱的不安定性の制限が含まれる場合がある。

8.2 リニアモードとSpirito効果

リニアモードでは、MOSFETは完全オンの抵抗ではなく、電流源のように振る舞う。$V_{DS}$ と $I_D$ が同時に大きいため、損失は次のようになる [4]。

$$ P_{lin}=V_{DS}I_D $$

Si MOSFETでは、リニアモードで局所的な電流集中とホットスポットが生じることがある。これはSpirito効果として知られている。平均ジャンクション温度が安全に見えても、チップ内の一部が先に過熱して破壊する場合がある [4]。

低 $R_{\mathrm{DS(on)}}$ を追求した高速スイッチング向けMOSFETは、セルが微細化され、リニアモードSOAが狭い場合がある。ホットスワップや突入制限のようにリニア動作が主目的なら、低オン抵抗だけでなく、リニアモード対応品やenhanced SOA品を検討する。

8.3 $E_{AS}$ は通常の導通エネルギーの上限ではない

$E_{AS}$ は、誘導性負荷をオフしたときにMOSFETがアバランシェ動作で吸収できる単発エネルギーを示す指標である。多くの場合、UIS、つまりUnclamped Inductive Switching試験に基づく [13]。

ここで重要なのは、$E_{AS}$ を通常のオン期間の $I^2R$ エネルギーや、リニアモードの $V_{DS}I_D$ エネルギーと直接比較してはいけない、という点である。単位は同じジュールでも、発熱位置、電界分布、電流分布、熱拡散の様子が異なる。

アバランシェを意図的に使う場合は、$E_{AS}$、繰返しアバランシェ能力、初期 $T_j$、負荷インダクタンス、アバランシェ電流、繰返し周波数、クランプ電圧を総合的に確認する。アバランシェを避ける設計では、レイアウト、スナバ、TVS、アクティブクランプ、ゲート抵抗調整により $V_{DS}$ サージを定格内に抑える。

9. 測定で確認する項目

9.1 ダブルパルス試験

スイッチング損失は、データシート値だけでは実機条件と一致しにくい。量産設計では、ダブルパルス試験または実機波形で確認するのが望ましい。ダブルパルス試験は、インダクタに所望の電流を作り、ターンオン・ターンオフ時の $V_{DS}$、$I_D$、$V_{GS}$ を測定する方法である。

測定した $V_{DS}$ と $I_D$ を掛け合わせ、時間積分すれば、実際の $E_{on}$、$E_{off}$ を求められる。

$$ E_{sw}=\int v_{DS}(t)i_D(t)\,dt $$

ただし、測定は簡単ではない。数十ns以下の遷移を扱うため、プローブ帯域、プローブ遅延、グランドリード、測定ループ、オシロスコープ設定が結果を大きく変える [18][19]。

9.2 測定時の注意

9.3 熱測定

熱電対やIRカメラで見えるのは、ケース温度、パッケージ表面温度、基板表面温度であり、ジャンクション温度そのものではない。ジャンクション温度は、損失と $R_{th}$ / $Z_{th}$ から推定するか、温度依存の電気パラメータを使って推定する。

温度依存パラメータを使う方法はTSEP法と呼ばれる。たとえば、ダイオードの順方向電圧、MOSFETのしきい値、オン抵抗などの温度依存を校正しておき、測定値からチップ温度を推定する。ただし、校正、測定タイミング、自己発熱、測定電流の影響があるため、簡単な方法ではない。

表面実装品では、評価基板と量産基板の熱条件が大きく違うことがある。評価基板で温度が低くても、量産基板で銅箔面積が小さく、熱ビアが少なく、周囲部品が熱い場合、温度上昇は大きくなる。最終判断は量産形状に近い基板で行う。

9.4 何を波形で確認するか

測定では、単に「動いているか」ではなく、どの定格に対してどれだけ余裕があるか、どの損失項が支配的か、どの異常条件で波形が崩れるかを見る。最低限、次の波形を同時に確認する。

波形 見ること 注意点
$V_{GS}$ ゲート駆動電圧、ミラープラトー、ミラー誘起、負側サージ ドライバ端子ではなくMOSFET端子直近で測る。
$V_{DS}$ ターンオフサージ、リンギング、アバランシェ有無、ZVS成立 プローブ容量やグランドリードで波形が変わる。
$I_D$ ピーク電流、逆回復電流、短絡電流、電流分担 電流プローブの帯域、飽和、遅延を確認する。
スイッチノード電圧 デッドタイム、ZVS、ボディダイオード導通、dv/dt オフ側FETの $V_{GS}$ と同時に見る。
ゲートドライバ電源 瞬時電圧降下、デカップリング不足、UVLO近傍動作 ゲート駆動損失が大きい高周波回路で重要。
温度 ケース、基板、ヒートシンク、周囲温度 ジャンクション温度ではないため、熱モデルで補う。

波形を見るときは、通常動作点だけでなく、起動、停止、軽負荷、最大負荷、短絡保護、温度上昇後、入力電圧最大時も確認する。特に軽負荷ではZVSが崩れたり、重負荷では逆回復やサージが増えたりするため、一つの動作点だけで安全判断しない。

10. 設計フローとチェックリスト

10.1 設計フロー

  1. 回路方式を決める。ハードスイッチング、ZVS、ZCS、同期整流、リニア動作、アバランシェ有無を分類する。
  2. 最大電圧、最大電流、パルス幅、デューティ、周波数、周囲温度、冷却条件を明文化する。
  3. データシートから、$V_{DS}$、$V_{GS}$、$R_{\mathrm{DS(on)}}$、$Q_g$、$Q_{gd}$、$E_{oss}$、$Q_{rr}$、$R_{th}$、$Z_{th}$、SOAを拾う。
  4. 導通損失、スイッチング重なり損失、Coss/Eoss損失、逆回復損失、デッドタイム損失、ゲート駆動損失を分けて見積もる。
  5. $R_{\mathrm{DS(on)}}$ の温度依存を入れて $T_j$ を反復計算する。
  6. 単発パルス、繰返しパルス、有限バーストを分けて $Z_{th}$ で評価する。
  7. SOA、$I_{DM}$、アバランシェ、短絡耐量、ゲート絶対最大定格を確認する。
  8. ゲート抵抗、ドライバ、レイアウト、スナバ、保護回路を決める。
  9. ダブルパルス試験または実機波形で、$V_{DS}$、$I_D$、$V_{GS}$、温度を確認する。
  10. 量産基板、最悪温度、部品ばらつき、経年劣化、異常時条件を含めてマージンを再確認する。

10.2 判断の目安

問題 見る値 対策の方向
$T_j$ が高い 導通損失、スイッチング損失、熱抵抗 低Rds品、並列化、放熱改善、周波数低減、ZVS化。
$V_{DS}$ サージが大きい ターンオフ波形、リンギング、アバランシェ有無 レイアウト短縮、スナバ、TVS、ゲート抵抗調整。
$V_{GS}$ が暴れる ゲート直近波形、ミラー誘起電圧 Kelvin source、ミラークランプ、負ゲート、ゲート抵抗最適化。
SOA外になる $V_{DS}$ と $I_D$ の同時動作点 リニア対応品、電流制限、時間短縮、並列化。
ゲートドライバが熱い $Q_g V f$、ドライバ損失、ゲート抵抗温度 ドライバ変更、抵抗分担、周波数見直し、デカップリング強化。
EMIが悪い dv/dt、di/dt、リンギング ゲート抵抗、スナバ、レイアウト、シールド、コモンモード対策。

10.3 設計レビューで確認したい事項

11. よくある誤解

誤解 正しい見方
25℃ typの $R_{\mathrm{DS(on)}}$ で熱計算すればよい。 実温度でのmax値または温度係数を使う。
$V_{GS(th)}$ を超えれば十分オンしている。 $V_{GS(th)}$ はオン開始の目安であり、大電流で低損失にする電圧ではない。
$I_{DM}$ 以下ならパルスは安全。 $I_{DM}$ は条件付き。パルス幅、SOA、Zth、繰返し、サージを確認する。
ZVSなら損失はゼロ。 主にターンオン損失が減る。ターンオフ、循環電流、デッドタイム、部分ZVSの損失は残る。
EASは任意のパルスエネルギー上限。 EASはアバランシェ試験由来。通常導通やリニア動作とは別に評価する。
RthJAはデバイス固有の値。 基板・風・筐体に依存する。実基板で確認する。
ゲート抵抗は小さいほどよい。 損失は減りやすいが、サージ、EMI、誤ターンオンが増える。最適値を探す。
シミュレーションで合えば実機も安全。 寄生成分、プローブ、熱分布、ばらつきは完全には再現できない。実測確認が必要。
ケース温度が低ければチップも安全。 ケースとジャンクションには熱抵抗がある。短パルスではチップだけ高温になる場合がある。

12. 本文書の早引き手順

この章以降は、本文を最初から順に読むためではなく、設計作業中に「この言葉は何か」「この波形は何を意味するか」「この値はどの文献で深掘りすべきか」を調べるための索引である。詳細な導出やメーカーごとの設計例は参考文献に譲り、本書では入口と判断軸をまとめる。

12.1 まず見るべき索引

調べたいこと まず見る場所 使い方
記号や略語の意味を知りたい 付録B、付録C $Q_{gd}$、$Z_{th}$、CMTIのような記号から、意味・注意点・関連章・参考文献へ進む。
データシートの項目をどう読むか知りたい 付録D Absolute Maximum Ratings、Thermal Characteristics、SOA図など、表やグラフごとに確認する。
波形や不具合から原因を逆引きしたい 13章、付録E VDSサージ、VGSリンギング、温度上昇、効率低下などの症状から、見るべき値と文献へ進む。
回路方式ごとの確認項目を知りたい 付録F 同期バック、ハーフブリッジ、モータドライブ、ロードスイッチ、パルス負荷など用途別に確認する。
どの参考文献を先に読むべきか知りたい 付録G、付録H 文献番号ごとの役割、本文のどの部分に反映したかを確認する。

12.2 この索引の読み方

各索引の「本文」は、本書内で概念を確認する場所である。「参考文献」は、実際に設計値を詰めるときに読むべき一次資料である。たとえば、スナバを検討するときは本書で「なぜ必要か」「何を測るか」を把握し、実際の定数決定はRCスナバ設計の専用資料を読む、という使い方を想定する [20]。

参考文献番号は、本文中の [1] のような番号と付録Iの文献リストに対応する。複数の文献が並んでいる場合は、最初の文献を基礎、後ろの文献を用途別の深掘りとして扱うと読みやすい。

12.3 確認レベルの目安

レベル 意味 例 判断
L1: 用語確認 言葉の意味を理解する段階 $Q_g$、$C_{oss}$、SOA、ZVS 本書の用語索引で足りる。
L2: 概算 素子候補を比較する段階 導通損失、ゲート駆動損失、単発パルス温度 本文の式とデータシートで一次見積もりする。
L3: 設計決定 回路定数や素子を決める段階 ゲート抵抗、スナバ、デッドタイム、並列数 参考文献と実測を使う。
L4: 安全・信頼性判断 破壊や量産不良を防ぐ段階 SOA、アバランシェ、短絡、過熱、ゲート酸化膜 メーカー資料、データシート、実機評価を必須にする。

12.4 検索キーワードとして使う言葉

文献やメーカーサイトで検索するときは、日本語だけでなく英語の用語も併用すると目的の資料に辿り着きやすい。

日本語 英語・記号 関連文献
過渡熱インピーダンス transient thermal impedance, $Z_{th}$ [2][3]
安全動作領域 safe operating area, SOA [1][4]
ゲート電荷 gate charge, $Q_g$, $Q_{gd}$ [5][16]
共通ソースインダクタンス common source inductance, CSI [6]
逆回復 reverse recovery, $Q_{rr}$, $t_{rr}$ [1][8][20]
RCスナバ RC snubber, damping, ringing [20]
並列動作 paralleling, current sharing [23][25]
熱境界条件 thermal boundary condition, PCB thermal model [21][22]
デスキュー deskew, probe delay compensation [19]
アバランシェ avalanche ruggedness, UIS, $E_{AS}$ [13][17]

12.5 参考文献を参照すべき項目

この文書は、参考文献の代替ではない。とくに次の項目は、本文の短い説明だけでは不十分と思われる。 可能なら参考文献を読むことを推奨する。

13. 現象・症状から引く設計索引

この章は、設計レビューや実測中に「何が起きているか」から確認項目を逆引きするための索引である。症状は一つでも、原因は複数あり得る。表の上から順に潰すのではなく、波形・温度・回路条件を見て、可能性の高いものから確認する。

13.1 損失・温度に関する逆引き

症状 まず疑うこと 見る値・波形 本文 参考文献
MOSFETだけ想定より熱い $R_{DS(on)}$ の温度依存を入れていない、スイッチング損失を過小評価している $I_{RMS}$、$R_{DS(on)}(T_j)$、$E_{on/off}$、$T_c$ 4.1、4.2、6.2 [7][8][9]
25℃計算では余裕があるのに高温で破損する typ値で設計している、$T_j$ 反復計算をしていない max値、温度係数曲線、熱抵抗 3.1、6.2 [1][9]
短パルスなのに連続定格で不合格になる 定常熱抵抗だけで見ている $Z_{th}(t)$、パルス幅、冷却時間 6.3、7.1 [2][3]
バースト終端で温度が上がり続ける バースト間の残熱を見落としている バースト周期、平均電力、初期温度 7.5 [2][3]
軽負荷で効率が悪い ゲート駆動損失、Coss/Eoss、デッドタイム損失が支配的 $Q_gVf$、$E_{oss}$、デッドタイム 4.3、4.5、4.6 [7][8][12]
高周波化したらドライバICが熱い ゲート駆動損失が増えている $Q_g$、駆動電圧、周波数、ドライバ熱抵抗 4.6、5.3 [5][16]
スナバ抵抗が熱い スナバで吸収するエネルギーが多い スイッチノード波形、スナバC電圧、周波数 13.3、付録E [20]
並列MOSFETの一つだけ熱い 静的・動的電流分担が偏っている 各FETの電流、ゲート配線、ソース配線、温度 付録F [23][25]

13.2 ゲート駆動に関する逆引き

症状 まず疑うこと 見る値・波形 本文 参考文献
ターンオンが遅い ゲート抵抗が大きい、ドライバ電流不足、ミラープラトーが長い $V_{GS}$、$Q_{gd}$、ドライバ出力波形 5.2、5.3 [5][16]
ターンオフ時にVDSサージが大きい di/dtが大きい、ループインダクタンスが大きい、Rgoffが小さい $V_{DS}$ ピーク、リンギング周波数、レイアウト 5.2、9.1 [18][20]
オフのはずのFETが誤ターンオンする ミラー誘起、共通ソースインダクタンス、ゲート抵抗設計不良 オフ側 $V_{GS}$、スイッチノードdv/dt 5.4、5.5 [6][15][16]
ゲート電圧が絶対最大定格に近い サージ、負側スパイク、ドライバ電源過電圧 ゲート直近波形、プローブ位置 5.1、9.2 [15][18]
SiCへ置換したら発熱が増えた 推奨ゲート電圧・負ゲート・短絡耐量をSiと同じ扱いにしている 推奨VGS、UVLO、ゲート波形 5.1、5.5 [10]
ゲート抵抗を小さくしたらEMIが悪化した dv/dt・di/dtが増えた スイッチノード、電流立上り、放射/伝導ノイズ 5.2、13.3 [16][18][20]

13.3 スイッチング波形・EMIに関する逆引き

症状 まず疑うこと 見る値・波形 本文 参考文献
スイッチノードのリンギングが大きい ループLと寄生Cの共振、プローブによる見かけのリンギング リンギング周波数、測定ループ、差動プローブ 9.1、9.2 [18][20]
VDSのピークが定格に近い ターンオフdi/dt、配線インダクタンス、クランプ不足 VDSピーク、スナバ、TVS、ゲート抵抗 5.2、8.3 [13][20]
Eon/Eoffの測定値が安定しない 電圧・電流プローブの時間ずれ、オフセット、積分範囲不統一 deskew、帯域、積分区間 9.1、9.2 [18][19]
ZVSのはずなのに損失が大きい 軽負荷でCossを放電しきれていない、デッドタイム不適切 ターンオン直前のVDS、インダクタ電流 4.3、7.4 [11][12]
逆回復電流が大きい ボディダイオード導通時間が長い、di/dtが高い、温度が高い ダイオード導通期間、ターンオン電流スパイク 4.4、4.5 [1][8][20]
スナバ追加で効率が落ちた リンギング低減と損失増加のトレードオフ スナバ抵抗温度、スナバ電力、EMI 13.3、付録E [20]

13.4 SOA・アバランシェ・異常時に関する逆引き

症状 まず疑うこと 見る値・波形 本文 参考文献
突入電流制限で壊れる リニアモードSOA外、Spirito効果 $V_{DS}$ と $I_D$ の同時値、パルス幅 8.1、8.2 [1][4]
ロードスイッチが起動時だけ熱い 出力コンデンサ充電時のリニア領域 起動時間、負荷容量、SOA 8.1、付録F [1][4]
モータ遮断時に破損する アバランシェまたはクランプ動作でエネルギーを吸収している $V_{DS}$ クランプ電圧、電流減衰、$E_{AS}$ 8.3 [13][17]
IDM以下なのに壊れる IDMを単独の安全判定に使っている パルス幅、SOA、Zth、繰返し条件 3.2、7.1、8.1 [14]
短絡保護が間に合わない 保護遅延が短絡耐量時間を超えている DESAT/OC検出時間、ゲート遮断時間 5.5 [10][16]

13.5 実装・測定に関する逆引き

症状 まず疑うこと 見る値・波形 本文 参考文献
評価基板では冷えるが量産基板で熱い 銅箔面積、熱ビア、筐体、周辺部品が違う 実基板の温度分布、RthJA相当値 6.1、9.3 [21][22]
ケース温度は低いが故障する ジャンクション温度を直接見ていない、短パルスでチップだけ熱い $T_j$ 推定、Zth、TSEP 6.3、9.3 [2][3]
測定すると波形が悪化する プローブ接続で余計なループを作っている グランドリード、プローブ容量、測定点 9.2 [18]
並列FETで電流が揃わない ゲート配線・ソース配線の非対称、温度差 各FETゲート波形、ソース電位、温度 付録F [23][25]

14. ゲート電荷・容量・逆回復の詳細

14.1 用語の全体像

MOSFETのスイッチングで混乱しやすいのは、似たような「電荷」が複数出てくることである。まず、次の3種類を分ける。

種類 代表記号 半導体物性的に何を表すか 主に効く現象
ゲート電荷 $Q_g$, $Q_{gs}$, $Q_{gd}$ ゲート酸化膜まわりの電界とチャネル状態を変えるための電荷。 ゲート駆動電流、ミラープラトー、スイッチング時間。
出力容量電荷・エネルギー $Q_{oss}$, $E_{oss}$ ドレイン-ソース間の空乏層・寄生容量に蓄えられる電荷とエネルギー。 ZVS、ハードスイッチング損失、スイッチノード遷移。
逆回復電荷 $Q_{rr}$ pn接合ダイオード内部に蓄積された少数キャリアを掃き出す電荷。 ターンオン損失、電流スパイク、サージ、EMI。

この3つはすべて「電荷」だが、発生場所も意味も違う。$Q_{gd}$ はゲート-ドレイン間容量の電界を変える電荷、$E_{oss}$ はドレイン側の容量に蓄えられたエネルギー、$Q_{rr}$ はボディダイオード内部のキャリアを抜く電荷である。混同すると、たとえば「EASと通常発熱を比べる」「CrssのpF値だけでスイッチング時間を判断する」「Qrrをダイオードだけの損失と思う」といった誤解につながる。

「どの主体がその電荷を動かすか」で整理しておくと、設計時の責任分担が見えやすい。

14.2 Crssが帰還容量と呼ばれる理由

$C_{rss}$ は $C_{gd}$、つまりゲート-ドレイン間容量をデータシート上で表したものに近い。ゲートは入力、ドレインは出力である。したがって、$C_{gd}$ は入力と出力をまたぐ容量である。

MOSFETを制御する本来の方向は、次の向きである。

$$ \text{ゲート電圧の変化} \rightarrow \text{チャネル抵抗の変化} \rightarrow \text{ドレイン電流・ドレイン電圧の変化} $$

しかし $C_{gd}$ があると、逆向きの影響も起きる。

$$ \text{ドレイン電圧の高速変化} \rightarrow C_{gd}\text{を通る容量電流} \rightarrow \text{ゲート電圧の変化} $$

この「出力から入力へ戻る経路」になっているため、$C_{rss}$ は帰還容量、または逆伝達容量と呼ばれる [1][5]。

14.2.1 具体例: オフ側FETのゲートが勝手に持ち上がる

ハーフブリッジでローサイドFETをオフしているとする。このとき、ローサイドFETのゲートはドライバによって0Vに引き下げられている。しかしハイサイドFETがターンオンすると、スイッチノード、つまりローサイドFETのドレイン電圧が高速に上昇する。

ドレインが高速に上がると、$C_{gd}$ に次のような電流が流れる。

$$ i_{Cgd}=C_{gd}\frac{d(V_G-V_D)}{dt} $$

ゲートドライバのプルダウン能力が十分であれば、この電流はドライバに吸い込まれ、$V_{GS}$ は低く保たれる。ところがゲート抵抗が大きい、ドライバのシンク能力が不足している、共通ソースインダクタンスが大きい、ゲート配線が長い、といった条件では、$C_{gd}$ 経由の電流でゲート電圧が持ち上がる。これがミラー誘起ターンオンであり、上下FETの貫通電流につながることがある。

つまりCrssは、データシートの表では小さなpF値に見えても、高dv/dt回路では「出力ノードの変動をゲートへ戻す経路」として無視できない要素となる。

14.3 ミラープラトーを「電荷の行き先」で見る

ミラープラトーでは $V_{GS}$ が一定に見えるため、「ゲートに電流が流れていない」と誤解されることがある。しかし実際には、ゲート電流は流れている。行き先が $C_{gs}$ ではなく $C_{gd}$ 側に偏るため、$V_{GS}$ が上がりにくく見える。

ターンオンの各区間を、電荷の行き先で見ると次のようになる [5][28]。

区間 ゲート電流の主な行き先 パワー側の状態 波形の見え方
1. オフからしきい値まで $C_{gs}$ と一部 $C_{gd}$ チャネルはまだ形成されていない。 $V_{GS}$ 上昇、$I_D$ ほぼ0、$V_{DS}$ 高い。
2. 電流立上り $C_{gs}$ と $C_{gd}$ チャネルができ、負荷電流がMOSFETへ移る。 $I_D$ 上昇、$V_{DS}$ はまだ高め。
3. ミラー期間 主に $C_{gd}$ 負荷電流はほぼ一定、$V_{DS}$ が高電圧から低電圧へ移る。 $V_{GS}$ ほぼ一定、$V_{DS}$ 低下。
4. 完全オンへ $C_{gs}$ と残りの容量 $V_{DS}$ は低く、チャネル抵抗がさらに下がる。 $V_{GS}$ がドライバ電圧まで上昇。

ここで「主に $C_{gd}$」という表現の意味は、$V_{GS}$ が完全に不変で $C_{gs}$ 電流がゼロ、という理想化ではない。実波形では、内部容量の非線形性、共通ソースインダクタンス、ドライバ出力抵抗、負荷電流変化により、$V_{GS}$ はわずかに傾いたり揺れたりする。それでも設計上は、ミラー期間の支配的な電荷を $Q_{gd}$ と見なすと見通しがよい。

14.4 「VDSを変化させるためにゲート電流が使われる」の正確な言い換え

「ゲート電流が $V_{DS}$ を変化させるために使われる」という表現は、簡潔だが誤解を招きやすい。より正確には、次の順で考える。

  1. ゲートドライバがゲートへ電荷を入れ、ゲート下の電界が変わってチャネルが形成される。
  2. MOSFETが負荷電流を受け持てるようになり、外部回路の電流経路が切り替わる。
  3. ドレイン電位が動き、$C_{gd}$ の両端電圧 $V_{GD}$ が変化する。
  4. その $C_{gd}$ の電荷移動にゲート電流の多くが使われる。$V_{GS}$ への寄与は相対的に小さくなるため、$V_{GS}$ はほぼ一定に見える。

要点は、ゲートドライバは直接 $V_{DS}$ を動かしているのではなく、$C_{gd}$ の電界状態を変えることでチャネルがドレイン電位の遷移を許す、という間接的な関係になっていることである。より厳密な記述は半導体デバイスの教科書を参照されたい。

14.5 Qgd、Crss、スイッチング速度の関係

ミラー期間の大まかな時間は、次式で見積もることができる。

$$ t_{Miller} \simeq \frac{Q_{gd}}{I_G} $$

ゲート電流は、プラトー中には概算で次のように見積もる。

$$ I_G \simeq \frac{V_{DRV}-V_{plateau}}{R_{driver}+R_{g,ext}+R_{g,int}} $$

この式から分かるのは、$Q_{gd}$ が大きいほどミラー期間は長くなり、ゲート抵抗を小さくしてゲート電流を増やすほどミラー期間は短くなる、ということである。ただし、ゲート抵抗を小さくしすぎると、dv/dt、di/dt、リンギング、EMI、逆回復ピークが増える。したがって「速ければよい」ではなく、損失とノイズのバランスで決める。

CrssのpF値だけでスイッチング速度を直接決めるのは危険である。Crssは小信号の一点測定であり、実際のミラー期間では $V_{DS}$ が大きく変化する。Nexperia AN11158やInfineonのゲート駆動資料でも、容量は電圧依存であり、$V_{DS}$ が高いほど $Q_{gd}$ やミラープラトー期間が変わることが示されている [1][28]。

14.6 Qrrを「蓄積キャリアの後始末」として見る

$Q_{rr}$ は、容量に蓄えられた電荷ではなく、pn接合ダイオード内部に蓄積された少数キャリアを掃き出すための電荷である。この点が $Q_g$ や $Q_{oss}$ と大きく違う。

ボディダイオードが順方向に導通しているとき、半導体内部には電子と正孔が注入される。これによりダイオードは低い電圧降下で電流を流せる。しかし、逆方向に切り替えると、そのキャリアが残っている間はダイオードがすぐには高耐圧のオフ状態に戻れない。外部回路は逆方向電流を流しながら、残ったキャリアを取り除く。この期間が逆回復である [26]。

逆回復を、時間順に見ると次のようになる。

区間 内部で起きること 外部波形で見えること
順方向導通 少数キャリアが注入され、ボディダイオードが導通する。 $V_F$ 程度の電圧で電流が流れる。
電流反転開始 外部回路が逆バイアスをかけ、順方向電流が減る。 ダイオード電流がゼロへ向かう。
逆回復ピーク 蓄積キャリアを掃き出すため、逆方向電流が流れる。 大きな電流スパイク $I_{RM}$ が出る。
回復終了 キャリアが減り、空乏層が広がって逆電圧を支えられる。 電流がゼロへ戻り、電圧が立ち上がる。

この「キャリアの後始末」に必要な電荷量が $Q_{rr}$ である。

14.7 Qrrが大きいと何が困るか

Qrrが大きいと困る理由は、単に損失が増えるだけではない。次の問題が同時に起きやすい。

問題 半導体物性的な理由 設計上の影響
ターンオン損失増加 相手側MOSFETが、負荷電流に加えて逆回復電流も流す。 $E_{on}$ が増え、発熱する。
電流スパイク 蓄積キャリアを短時間で掃き出すため、ピーク電流が増える。 MOSFET、シャント、配線、パッケージにストレス。
VDSサージ 電流スパイクが寄生インダクタンスを流れ、$Ldi/dt$ 電圧が出る。 耐圧マージン低下、アバランシェリスク。
リンギング 寄生Lと寄生Cにより、急峻な回復電流が振動を励起する。 EMI悪化、測定波形の乱れ。
デッドタイム最適化の難化 ボディダイオード導通を短くしたいが、貫通電流は避けたい。 ゲートタイミング調整がシビアになる。

ROHMのダブルパルス評価例でも、回復電流 $I_{rr}$ と回復電荷 $Q_{rr}$ が小さいMOSFETほどターンオン損失が小さくなることが示されている [27]。

14.8 波形で見たときの対応

波形で見える症状 半導体物性的に疑うもの 確認するデータシート項目 対策
$V_{GS}$ に平らな区間が長い $Q_{gd}$ が大きい、ゲート電流が小さい。 $Q_{gd}$, $Q_g$, $V_{plateau}$ ドライバ強化、Rg調整、低Qgd品。
オフ側FETの $V_{GS}$ が持ち上がる Crss経由のdv/dt帰還、CSI。 $C_{rss}$, $Q_{gd}$, CMTI Miller clamp、負ゲート、Kelvin source、Rg見直し。
ターンオン時に大きな電流スパイク 相手側ボディダイオードの逆回復。 $Q_{rr}$, $t_{rr}$, $I_{RM}$ デッドタイム調整、低Qrr品、Rg調整、ループL低減。
$V_{DS}$ サージが大きい 逆回復di/dt、ターンオフdi/dt、寄生L。 $Q_{rr}$, $E_{AS}$, SOA スナバ、TVS、レイアウト短縮、Rgoff調整。
ZVSのはずなのに熱い Coss放電不足、部分ZVS、循環電流、Qrr。 $E_{oss}$, $Q_{oss}$, $Q_{rr}$ デッドタイム、負荷範囲、励磁電流、素子選定を見直す。

各項目をさらに文献まで深掘りしたい場合は、付録J.1の概念マップから対応する本文と文献を引ける。

15. MOSFETを増幅器として見る

この章は、パワーMOSFETを「スイッチ」としてだけではなく、「増幅器としてのMOSFETをオン・オフ両端まで振り切って使っている素子」として見る。目的は、アナログ増幅器を設計することではない。$C_{rss}$、ミラープラトー、$Q_{gd}$、dv/dt誤ターンオン、ゲート抵抗の意味を、デバイス物理の側から理解することである。

15.1 スイッチは、増幅器を端まで振り切って使う動作である

MOSFETの基本は、ゲート-ソース電圧 $V_{GS}$ によってチャネルの状態を変え、ドレイン電流 $I_D$ を制御することである。小信号で表すと、MOSFETは次のような相互コンダクタンス素子として近似される。

$$ \Delta I_D \simeq g_m\Delta V_{GS} $$

$g_m$ は相互コンダクタンスであり、入力電圧の変化が出力電流の変化へ変換される度合いを表す。アナログ増幅器では、この関係をなめらかな範囲で使う。パワースイッチでは、MOSFETをオフ領域と低抵抗オン領域の間で高速に移動させる。つまり、スイッチングの途中ではMOSFETは一瞬、増幅器・可変抵抗・電流制御素子のように振る舞う。

このため、スイッチング損失は単に「オン抵抗で発熱する」だけでは説明できない。ターンオン途中では $V_{DS}$ がまだ高いのに $I_D$ が流れ始める。ターンオフ途中では $I_D$ がまだ流れているのに $V_{DS}$ が上がり始める。この重なりは、MOSFETが完全オンでも完全オフでもない中間領域を通るために生じる。

15.2 ソース接地増幅器として見たときの入力・出力・帰還

ソースを基準にしたMOSFET、つまりソース接地回路では、ゲートが入力、ドレインが出力である。ゲート電圧を上げるとチャネルが増強され、ドレイン電流が増える。ドレイン側に抵抗、電流源、インダクタ、あるいは他のスイッチング素子が接続されていれば、ドレイン電流の変化はドレイン電圧の変化として現れる。

多くのソース接地回路では、ゲート電圧が上がるとドレイン電圧は下がる。したがって電圧利得 $A_v$ は負になる。

$$ A_v = \frac{\Delta V_D}{\Delta V_G} < 0 $$

このとき、ゲート-ドレイン間容量 $C_{gd}$ は、出力であるドレインと入力であるゲートを直接またぐ容量である。ドレイン出力の変化が $C_{gd}$ を通じてゲート入力に戻るため、これは容量性の帰還経路になる。データシートでいう $C_{rss}$、つまり reverse transfer capacitance は、この逆向きの伝達を示す容量として読める [1][29]。

15.3 Miller効果: 小さなCgdが大きく見える理由

入力と出力の間に容量があり、しかも出力が入力に対して大きく反対向きに動くと、その容量は入力側から見て実際の値より大きく見える。これがMiller効果である。単純化した小信号式では、入力側に見える有効容量は次のように表される。

$$ C_{in,Miller} \simeq C_{gd}(1-A_v) $$

ソース接地回路では $A_v$ が負なので、

$$ C_{in,Miller} \simeq C_{gd}(1+|A_v|) $$

となり、$C_{gd}$ が実際のpF値よりはるかに大きな入力容量として効くことがある。これはアナログ増幅器の高周波応答を決める重要な現象であり、Miller補償ではこの性質を利用して支配的な極を作り、安定性を確保する [30]。

パワーMOSFETのスイッチングでも、同じ発想が役に立つ。データシート上の $C_{rss}$ が小さく見えても、ターンオン・ターンオフ中にはドレイン電圧が数十Vから数百V動く。ゲート電圧の変化量よりドレイン電圧の変化量の方が圧倒的に大きいため、$C_{gd}$ の電荷移動は無視できない。これが $Q_{gd}$、ミラー電荷、ミラープラトーとして表れる。

15.4 「帰還容量を増やすと負帰還になる」という見方

増幅器として見ると、ゲート-ドレイン間に容量を増やすことは、出力から入力へ高周波成分を戻すことに近い。ソース接地増幅器は反転増幅器なので、この帰還は多くの場合、高周波側の負帰還として働く。結果として、高周波ゲインが下がる、帯域が狭くなる、スルーレートが制限される、発振しにくくなる、といった効果が得られることがある。

この考え方は、アナログ回路では重要な設計手法である。小さな補償容量を出力と入力の間に入れるだけで、Miller効果により大きな等価入力容量が作られ、周波数特性を意図的に整えられる。つまり「帰還容量を増やすと負帰還的になる」という直感は、増幅器の世界ではよく当てはまる。

ただし、パワースイッチで同じことを行うときは注意が必要である。ゲート-ドレイン容量を増やすと、たしかに $V_{DS}$ のdv/dtを抑え、EMIやサージを和らげられる場合がある。一方で、次の副作用が出る。

期待できる効果 同時に増えるリスク
dv/dtが下がる。 $Q_{gd}$ が増え、ミラー期間が長くなる。
EMIが下がる場合がある。 $V_{DS}$ と $I_D$ の重なり時間が増え、スイッチング損失が増える。
リンギングが穏やかになる場合がある。 ゲートドライバのピーク電流・発熱が増える。
スルーレート制御として使える場合がある。 オフ側FETのミラー誘起ターンオンに対する検討が必要になる。

したがって、意図的にゲート-ドレイン容量を追加する、またはCrssの大きいMOSFETを選ぶときは、「負帰還で落ち着くから良い」と単純化してはいけない。損失、温度、SOA、ドライバ能力、デッドタイム、貫通電流、EMIを同時に見る必要がある。

15.5 負帰還と誤ターンオンを混同しない

ミラープラトー中のMOSFETは、増幅器として見ると、外部負荷電流を満たすチャネル電流を保ちながらドレイン出力電圧を遷移させる過渡的な増幅器に近い(電荷の動きの詳細は14.3〜14.4節)。ゲートドライバが負荷エネルギーを直接動かしているのではなく、パワーループ(バス電源、インダクタ、出力容量、$C_{oss}$、負荷電流)を制御するための電界状態を作っているにすぎない。

ところが同じ $C_{gd}$ も、ハーフブリッジのオフ側MOSFETでは誤ターンオンの原因になる。これは矛盾ではなく、どの端子を基準にして、どのノードがどちらへ動くかが違うためである。

たとえばローサイドFETがオフしていて、ハイサイドFETのターンオンによりスイッチノードが急上昇すると、ローサイドFETのドレイン電位も急上昇する。このdv/dtは $C_{gd}$ を通じてローサイドFETのゲートへ電流を注入する。ゲートドライバのプルダウン、ゲート抵抗、Miller clamp、負ゲート電源、Kelvin sourceが十分でなければ、$V_{GS}$ が上がってしまう。

増幅器視点では「帰還容量」だが、パワースイッチング視点では「出力ノードの高速変化をオフ側ゲートへ戻す寄生結合」である。したがって、Crssは良し悪しの二択ではなく、回路の見方によって働き方が変わる量として扱う。

15.6 設計判断に落とし込む

増幅器視点を入れると、次の判断がしやすくなる。

設計上の問い 増幅器視点での見方 パワースイッチでの確認
なぜCrssが小さい品種が高速向きなのか 入出力間帰還が小さく、Miller効果が小さい。 $Q_{gd}$、dv/dt、ドライバ電流、EMIを比較する。
なぜゲート抵抗を増やすと波形が穏やかになるのか 入力側の時定数を増やし、帰還容量を介した過渡応答も遅くなる。 スイッチング損失、VDSサージ、VGSリンギングを見る。
なぜMiller clampが効くのか 帰還電流の戻り先を低インピーダンスにする。 オフ側 $V_{GS}$、貫通電流、CMTIを確認する。
なぜCgd追加でEMIが下がることがあるのか 高周波負帰還・スルーレート制限として働く。 $E_{on}$/$E_{off}$、Tj、ドライバ損失の増加を確認する。
なぜミラープラトーは負荷電流で変わるのか 必要なチャネル電流を作る $V_{GS}$ が負荷電流で変わる。 ゲート電荷曲線の $V_{DS}$、$I_D$ 条件を見る。

この章の視点は、MOSFETをリニア領域で積極的に使うことを推奨するものではない。パワースイッチング設計では、リニア領域に滞在する時間を短くし、SOAと熱を守ることが基本である。ただし、スイッチングの瞬間を理解するときには、MOSFETが一瞬だけ増幅器として振る舞っていると考えると、$C_{rss}$、$Q_{gd}$、Miller効果の意味がつながりやすい。

付録A. 式一覧と使いどころ

式は、どれも「条件付きの近似」である。式だけを暗記するのではなく、どの物理現象を表しているか、どの値をデータシートから取るか、どこで実測が必要かを合わせて確認する。

用途 式 使う場面 主な注意点 参考文献
導通損失 $P_{cond}=I_{RMS}^2R_{DS(on)}(T_j)$ 完全オンに近い状態の発熱 平均電流ではなくRMS電流。25℃typではなく実温度での値を使う。 [7][9]
三角波電流のRMS $I_{RMS}=\sqrt{I_{avg}^2+\frac{\Delta I^2}{12}}$ インダクタ電流リップルがある同期整流など 波形が三角波に近い場合の近似。 [7][8]
定常温度 $T_j=T_a+P R_{th,total}$ 連続動作・定常平均損失 $R_{thJA}$ は基板条件で大きく変わる。 [1][9][21]
ケース基準温度 $T_j=T_c+P R_{thJC}$ ケース温度を実測できる場合 ケース温度の測定位置をデータシート定義に合わせる。 [1][9]
単発矩形パルス $\Delta T=PZ_{th,single}(t_p)$ パルス前に十分冷えている単発動作 繰返しやバーストにはそのまま使わない。 [2][3]
矩形波形の重ね合わせ $\Delta T(t)=\sum P_kZ(t-t_{s,k})-\sum P_kZ(t-t_{e,k})$ 複数パルス、バースト、任意波形の近似 終了したパルスを負の寄与として差し引く。 [2][3]
高周波バースト近似 $P_{avg,burst}\simeq P_{peak}D$ 周期が熱時定数より十分短い場合 熱の近似。電気的ピークは別に確認する。 [2][14]
スイッチング重なり損失 $E\simeq\frac{1}{2}VI t_{overlap}$ 初期見積もり、素子比較 実波形は三角形とは限らない。DPTで積分する。 [7][8][12]
実測スイッチングエネルギー $E=\int v_{DS}(t)i_D(t)dt$ ダブルパルス試験 deskew、帯域、積分区間が支配的。 [18][19]
Coss損失 $P_{oss}\simeq E_{oss}f_{sw}$ ハードスイッチングのCoss放電損失 固定Cでの $\frac{1}{2}CV^2$ よりEossを優先する。 [1][12]
逆回復損失 $P_{rr}\simeq Q_{rr}V_{bus}f_{sw}$ ボディダイオード後のハードターンオン Qrrは条件依存。di/dt、温度、電流を確認する。 [1][8]
デッドタイム損失 $P_{diode}\simeq V_F I t_{dead,total}f_{sw}$ ハーフブリッジ・同期整流 短くしすぎると貫通電流や誤ターンオンが増える。 [7][8]
ゲート駆動総損失 $P_{gate}\simeq Q_gV_{drive}f_{sw}$ ドライバ電源・ゲート抵抗発熱 MOSFET内部Rg、外付けRg、ドライバで分担される。 [5][16]
ミラー期間ゲート電流 $I_g\simeq(V_{driver}-V_{plateau})/R_{gate,loop}$ 遷移時間の初期見積もり ドライバ出力抵抗、内部Rg、外付けRgを含める。 [5][16]
共通ソースインダクタンス電圧 $V_L=L_s\,di/dt$ 実効VGSずれ、寄生ターンオン評価 わずかなnHでも高速スイッチングでは大きい。 [6]
アバランシェ近似エネルギー $E\simeq\frac{1}{2}LI^2$ 誘導性負荷の遮断時 実際のクランプ電圧・電流減衰を使って確認する。 [13][17]
スナバ損失の目安 $P_C\simeq C_{snub}V^2f_{sw}$ RCスナバの熱確認 定数決定は専用手順で行う。抵抗定格に注意。 [20]
並列時の導通分担 $I_k\propto 1/R_{DS(on),k}$ 静的な電流分担の概算 温度係数、配線抵抗、ゲート波形の差も効く。 [23][25]

付録B. 記号・略語索引

記号・略語 読み方・意味 まず確認すること 本文 参考文献
$V_{DS}$ ドレイン-ソース電圧 定常電圧、サージ、リンギングを含めた最大値 3.2、9.1 [1][18]
$V_{DSS}$ ドレイン-ソース耐圧 データシートの測定条件、温度、余裕 3.2 [1]
$V_{GS}$ ゲート-ソース電圧 推奨値、絶対最大、サージ、負側電圧 5.1 [15][16]
$V_{GS(th)}$ ゲートしきい値電圧 大電流オン電圧として使わない 2.2、11章 [1]
$I_D$ ドレイン電流 連続条件、ケース温度、パッケージ制限 3.2 [1][14]
$I_{DM}$ パルスドレイン電流 パルス幅、デューティ、SOA、Zth 3.2、7.1 [14]
$R_{DS(on)}$ オン抵抗 VGS、Tj、typ/max、温度係数 4.1、6.2 [1][9]
$g_{fs}$ 順方向伝達アドミタンス リニア領域・モデル化の参考値 付録D [1]
$C_{iss}$ 入力容量 ゲート駆動の小信号容量、Qgとは使い分ける 2.5、5.3 [1][16]
$C_{oss}$ 出力容量 VDS依存の非線形容量、Eossを確認 2.5、4.3 [1][12]
$C_{rss}$ 帰還容量、Miller容量、reverse transfer capacitance 出力ドレインのdv/dtが入力ゲートへ戻る経路 2.5、14.2 [1][5][28]
$Q_g$ 総ゲート電荷 駆動損失、ドライバ能力、周波数 4.6、5.3 [5][16]
$Q_{gs}$ ゲート-ソース電荷 電流立上り前後のゲート動作 2.3、5.3 [16]
$Q_{gd}$ ゲート-ドレイン電荷、Miller charge VDS遷移時間、ミラー期間、Crssとの違い 2.3、14.5 [1][5][28]
$Q_{oss}$ 出力電荷 ZVS成立、Coss充放電 4.3、7.4 [1][12]
$E_{oss}$ 出力容量エネルギー Coss損失の見積もり 4.3 [1][12]
$Q_{rr}$ 逆回復電荷、recovered charge ボディダイオードの蓄積キャリア、Eon、サージ、EMI 4.4、14.6 [1][26][27]
$t_{rr}$ 逆回復時間 測定条件、di/dt、温度、回復波形 4.4、14.6 [1][26][27]
$I_{RM}$ 逆回復ピーク電流 ターンオン電流スパイク、Ldi/dtサージ 4.4、14.7 [1][26][27]
$E_{on}$ ターンオン損失エネルギー DPTで測る、逆回復を含むか確認 4.2、9.1 [8][18]
$E_{off}$ ターンオフ損失エネルギー VDSサージ・リンギングの積分範囲 4.2、9.1 [8][18]
$R_{thJC}$ 接合-ケース熱抵抗 ケース基準の定常評価 6.1 [1][9]
$R_{thJA}$ 接合-周囲熱抵抗 基板・風速・筐体依存 6.1 [21][22]
$Z_{th}$ 過渡熱インピーダンス 単発、繰返し、バーストを区別 6.3、7章 [2][3]
$T_j$ ジャンクション温度 最大定格、寿命、熱暴走 6章、9.3 [1][9]
$T_c$ ケース温度 測定位置、熱抵抗との対応 6.1、6.5、9.3 [1][9]
$T_{mb}$ マウントベース温度 ケース温度と測定点が違う場合がある 6.5 [3][21]
$T_a$ 周囲温度 実機の最悪条件、筐体内温度 6.1 [21][22]
SOA Safe Operating Area VDSとIDを同時に受ける条件 8.1 [1][4]
$E_{AS}$ 単発アバランシェエネルギー 通常導通エネルギーと混同しない 8.3 [13]
$E_{AR}$ 繰返しアバランシェエネルギー 周波数、初期温度、電流条件 8.3 [13][17]
UIS Unclamped Inductive Switching アバランシェ評価試験 8.3 [13]
CSI Common Source Inductance 実効VGSずれ、損失増加 5.4 [6]
CMTI Common-Mode Transient Immunity 絶縁ドライバのdv/dt耐性 5.5 [10][16]
UVLO Under-Voltage Lockout 低いVGSでの半オン防止 5.5 [10][16]
DESAT Desaturation detection 短絡・過電流検出 5.5 [10]
DPT Double Pulse Test Eon/Eoff、サージ、逆回復の実測 9.1 [18][19]
TSEP Temperature Sensitive Electrical Parameter 電気特性を使ったTj推定 9.3 [3]
ZVS Zero Voltage Switching ターンオン損失低減、Coss放電 4.3、7.4 [11][12]
ZCS Zero Current Switching ターンオフ/ターンオン時の電流低減 付録F [12]

付録C. 用語ミニ辞典 詳細版

C.1 基本動作

用語 説明 実務での注意 参考文献
MOSFET ゲート電圧でチャネルを形成し、ドレイン-ソース間を導通させる電界効果トランジスタ。 パワー用途では理想スイッチではなく、抵抗・容量・ダイオード・熱源を含む部品として扱う。 [1][5]
チャネル ゲート電圧で形成される電流経路。 十分なVGSがないとチャネル抵抗が高く、大きく発熱する。 [1]
ボディダイオード MOSFET構造上存在するソース-ドレイン間の寄生ダイオード。 デッドタイム中の導通、逆回復、同期整流の損失に関係する。 [1][8]
同期整流 ダイオードの代わりにMOSFETをオンして還流損失を下げる方式。 デッドタイム、貫通電流、ボディダイオード導通を同時に見る。 [7][8]
ハードスイッチング 電圧と電流が重なった状態でオン/オフする動作。 Eon/Eoff、Qrr、Eoss、サージ、EMIが問題になりやすい。 [8][12]
ソフトスイッチング ZVSやZCSなど、電圧または電流を小さくして切り替える動作。 すべての損失がゼロになるわけではない。軽負荷条件も確認する。 [11][12]
ZVS ターンオン時にVDSがほぼ0になるように切り替える動作。 Cossを放電するための電流・時間が不足すると部分ZVSになる。 [11][12]
ZCS 切り替え時の電流を小さくする動作。 電流ゼロのタイミングが負荷や制御条件でずれることがある。 [12]

C.2 ゲート駆動

用語 説明 実務での注意 参考文献
ゲート電荷 ゲート容量を充放電するために必要な電荷。 ドライバ電流、駆動損失、スイッチング速度の基本量。 [5][16]
ミラープラトー ゲート電圧がほぼ一定のままVDSが変化する期間。 スイッチング時間の大部分を占めることがある。 [5][16]
ミラー誘起ターンオン 高dv/dtがCrssを通じてゲートを持ち上げ、オフ側FETが誤ってオンする現象。 ハーフブリッジで貫通電流につながる。Miller clamp、負ゲート、Kelvin sourceを検討する。 [15][16]
ゲート抵抗 ゲート充放電電流を制御する抵抗。 小さすぎるとサージ・EMI、大きすぎると損失増加。オン/オフ別設定が有効なことがある。 [5][16]
内部ゲート抵抗 MOSFET内部に存在するゲート抵抗。 外付け抵抗だけではゲート電流を完全には決められない。内部発熱にも関係する。 [16]
Kelvin source 主電流用ソースと別に設けたゲートリターン用ソース端子。 共通ソースインダクタンスによる実効VGSずれを減らす。 [6]
負ゲート駆動 オフ時にVGSを0Vより低くする方式。 誤ターンオン抑制に有効だが、負側絶対最大定格に注意する。 [10][16]
Miller clamp オフ時にゲートを低インピーダンスでソースへクランプする機能。 高dv/dt環境で誤ターンオンを抑える。 [10][16]
ブートストラップ駆動 ハイサイドゲートを駆動するため、コンデンサで浮遊電源を作る方式。 デューティ上限、低周波・長オン時間、起動条件に注意する。 [5][10]
CMTI 絶縁ドライバが高dv/dtの共通モード変化に耐える能力。 SiC/GaNや高速Si MOSFETでは不足すると誤動作する。 [10][16]

C.3 熱・損失

用語 説明 実務での注意 参考文献
導通損失 オン抵抗で発生する $I^2R$ 損失。 電流の二乗で増える。RDS(on)の温度依存を入れる。 [7][9]
スイッチング損失 切り替え時にVDSとIDが重なって発生する損失。 実機波形の積分が最も確実。 [8][18]
Coss損失 出力容量に蓄えられたエネルギーが消費される損失。 非線形容量なのでEossを見る。 [1][12]
逆回復損失 ボディダイオードの蓄積電荷を抜くときの損失。 Si MOSFETのハードスイッチングで支配的になることがある。 [1][8]
デッドタイム損失 上下FETが両方オフの間にボディダイオードなどで生じる損失。 デッドタイム短縮と貫通電流リスクのトレードオフ。 [7][8]
ゲート駆動損失 ゲートを充放電するために消費される損失。 ドライバ、外付けRg、内部Rgで分担される。 [5][16]
ジャンクション温度 半導体チップ内部の温度。 ケースや基板温度とは違う。安全判断はTjで行う。 [1][9]
過渡熱インピーダンス 短時間発熱に対する温度上昇の応答。 単発・繰返し・バーストで読み方が異なる。 [2][3]
Fosterモデル 熱応答を指数関数の和で表すRCモデル。 中間ノードは物理層を直接表さない。 [3]
Cauerモデル 物理層に近い熱RCネットワーク。 基板やヒートシンクとの接続を扱いやすい。 [3][22]
熱境界条件 基板、銅箔、風、筐体、ヒートシンクなどの放熱条件。 RthJAはデバイス固有値ではない。 [21][22]

C.4 安全動作・保護

用語 説明 実務での注意 参考文献
SOA 電圧と電流を同時に受けるときの安全動作範囲。 リニア動作、突入、短絡、クランプで必ず見る。 [1][4]
Spirito効果 高電圧・低電流のリニア領域で局所電流集中が起きる現象。 平均Tj計算だけでは安全に見えない場合がある。 [1][4]
アバランシェ VDSが降伏領域に入り、誘導性エネルギーをMOSFETが吸収する動作。 発生させる設計か、避ける設計かを明確にする。 [13][17]
EAS 単発アバランシェ耐量。 通常の導通熱やリニア動作エネルギーと直接比較しない。 [13]
EAR 繰返しアバランシェ耐量。 周波数、温度、電流、寿命条件を確認する。 [13][17]
IDM パルスドレイン電流定格。 単独で安全とは言えない。SOAとZthを合わせる。 [14]
UVLO 電源電圧が低いときにゲート駆動を止める保護。 半オン大電流を避けるため、しきい値が重要。 [10][16]
DESAT スイッチが飽和/オン状態から外れたことを検出する短絡保護。 検出遅延が短絡耐量より短い必要がある。 [10]
TVS 過電圧をクランプする保護素子。 クランプ電圧、エネルギー、配置が重要。 [13][20]
RCスナバ 抵抗とコンデンサでリンギングを減衰させる回路。 EMI低減と損失増加のトレードオフ。 [20]

C.5 測定・評価

用語 説明 実務での注意 参考文献
ダブルパルス試験 インダクタ負荷でスイッチング損失や逆回復を評価する試験。 電圧・電流の時間合わせが重要。 [18][19]
deskew 電圧プローブと電流プローブの遅延差を補正する作業。 数nsのズレで損失積分が大きく変わる。 [19]
差動プローブ 2点間の電圧を高帯域で測るプローブ。 CMRR、耐圧、帯域、入力容量に注意する。 [18]
電流プローブ 電流波形を測るプローブ。 帯域、飽和、遅延、校正を確認する。 [19]
TSEP 温度依存の電気特性からジャンクション温度を推定する方法。 校正と測定タイミングが難しい。 [3]
IRカメラ 表面温度分布を見る測定器。 放射率設定、内部Tjとの差に注意する。 [9][21]

C.6 半導体寄りの解説でよく出る用語

用語 説明 実務での注意 参考文献
帰還容量 入力であるゲートと出力であるドレインをまたぐ容量。データシートでは多くの場合 $C_{rss}$ と表記される。 ドレインのdv/dtがゲートに戻り、ミラー誘起ターンオンやミラープラトーの原因になる。 [1][5][28]
Miller効果 入力と出力をまたぐ容量が、電圧利得や出力電圧変化によって見かけ上大きく効く現象。 高速スイッチングでは、Crssの小さなpF値以上にQgdとdv/dtが重要。 [5][28]
変位電流 コンデンサの電圧が変化するときに流れる電流。絶縁膜を電子が直流的に通過するわけではない。 ゲート酸化膜は絶縁されていても、スイッチング時には容量電流が流れる。 [5][28]
空乏層 pn接合やドレイン領域で自由キャリアが少なくなり、電界を支える領域。 VDSが高くなると広がり、CossやCrssが小さくなる方向に働く。 [1][28]
少数キャリア p領域中の電子、n領域中の正孔のように、その領域で少数派となるキャリア。 ボディダイオードの逆回復では、この蓄積キャリアの掃き出しが問題になる。 [26]
蓄積電荷 ダイオード導通時に半導体内部へ注入・蓄積されたキャリア。 Qrrは容量電荷ではなく、主にこの蓄積キャリアの後始末として見る。 [26][27]
硬い回復 逆回復電流が急峻に切れる回復波形。 リンギングやEMIを悪化させやすい。 [26]
柔らかい回復 逆回復電流が比較的なだらかに戻る回復波形。 損失だけでなくノイズ面で有利な場合がある。 [26]

付録D. データシート項目索引

MOSFETのデータシートは、項目ごとに意味が違う。Absolute Maximum Ratingsの値は「この範囲なら性能を保証する」という意味ではなく、「超えてはいけない境界」である。Electrical Characteristicsのtyp値は比較には便利だが、最悪設計にはmax/minを使う。

データシート項目 何を見るか よくある誤用 本体の用途 参考文献
Quick reference data 耐圧、オン抵抗、電流、パッケージなどの概要 ここだけで選定完了にする 候補抽出の入口 [1]
Absolute Maximum Ratings $V_{DSS}$、$V_{GSS}$、$I_D$、$I_{DM}$、$P_D$、$T_j$ 推奨動作条件と混同する 超えてはいけない境界 [1][15]
Recommended Operating Conditions 推奨ゲート電圧、温度、駆動条件 絶対最大だけ見て推奨を無視する 通常設計の基準 [15][16]
Thermal Characteristics $R_{thJC}$、$R_{thJA}$、$Z_{th}$ RthJAを実基板でも同じとみなす 熱設計の入口 [1][21][22]
Electrical Characteristics $V_{GS(th)}$、$R_{DS(on)}$、漏れ電流など 25℃typだけで設計する 温度・条件付きで読む [1][9]
Dynamic Characteristics $C_{iss}$、$C_{oss}$、$C_{rss}$ 容量を固定値として扱う 非線形容量として読む [1][12]
Gate Charge Characteristics $Q_g$、$Q_{gs}$、$Q_{gd}$ Qgだけ見てスイッチング速度を判断する QgdとVplateauも見る [5][16]
Body Diode Characteristics $V_{SD}$、$Q_{rr}$、$t_{rr}$ ダイオード導通を無視する デッドタイム・逆回復で使う [1][8]
Switching Characteristics td(on/off)、tr/tf、Eon/Eoff メーカー測定条件を自回路にそのまま使う 初期比較値。実測優先 [8][18]
SOA Curve VDSとIDの同時動作限界 RDS(on)領域だけで判断する リニア・突入・短絡で必須 [1][4]
Transient Thermal Impedance Curve $Z_{th}(t)$、デューティ曲線 有限バーストに無限繰返し曲線をそのまま使う 重ね合わせで使う [2][3]
Avalanche Rating $E_{AS}$、$E_{AR}$、$I_{AS}$ 任意のパルスエネルギー上限に使う UIS条件として読む [13][17]
Package Information 熱パッド、ピン配置、Kelvin端子 電気・熱レイアウトを後回しにする レイアウト設計で使う [6][21][22]
Reliability / Qualification AEC-Q101など 認証があれば使い方を問わず安全と考える 用途条件と別に確認 [1][13]

D.1 typ、min、maxの使い分け

表記 意味 使い方
typ 代表値。典型的な個体・条件での値。 効率の目安、候補比較、初期見積もり。
min 下限値。これより小さくならないことを示す。 しきい値、耐圧、保護しきい値などで重要。
max 上限値。これより大きくならないことを示す。 損失、漏れ電流、オン抵抗、ゲート電荷の最悪設計。
guaranteed 保証値。試験または設計保証の対象。 量産設計で優先する。
calculated / simulated 計算値・シミュレーション値。 境界条件を確認し、実測と合わせる。

付録E. 症状別・測定波形別逆引き

E.1 VDS波形からの逆引き

観測される波形 可能性の高い原因 確認すること 対策候補 参考文献
ターンオフ直後に大きなVDSスパイク 配線インダクタンス、di/dt過大、クランプ不足 電流ループ、Rgoff、スナバ有無 ループ短縮、Rgoff増加、RCスナバ、TVS [18][20]
高周波リンギングが長く続く ループLとCoss/寄生Cの共振、ダンピング不足 リンギング周波数、プローブ接続 RCスナバ、レイアウト見直し [18][20]
ターンオン前のVDSが0Vまで落ちていない ZVS不成立、デッドタイム不足、軽負荷電流不足 ターンオン直前のVDS、インダクタ電流 デッドタイム調整、制御条件見直し [11][12]
VDSが定格を一瞬超える アバランシェまたは過電圧 クランプ波形、エネルギー、繰返し条件 スナバ、TVS、定格見直し、アバランシェ評価 [13][20]

E.2 VGS波形からの逆引き

観測される波形 可能性の高い原因 確認すること 対策候補 参考文献
オフ側VGSが持ち上がる ミラー誘起、Crss、共通ソースインダクタンス オフ側ゲート波形、スイッチノードdv/dt Miller clamp、負ゲート、Kelvin source [6][15][16]
ターンオン中にVGSが長く平坦 ミラープラトー、Qgdが大きい、ゲート電流不足 Qgd、Vplateau、Rgate ドライバ強化、Rg調整、デバイス見直し [5][16]
ゲートに負側スパイクが出る ループ寄生L、ターンオフ電流、測定位置 ゲート直近測定、絶対最大定格 レイアウト改善、クランプ、Rg調整 [15][18]
ドライバ電源が瞬間的に落ちる デカップリング不足、Qg過大、同時駆動 VCC波形、ドライバ近傍容量 コンデンサ追加、配置改善、ドライバ変更 [5][16]

E.3 ID波形からの逆引き

観測される波形 可能性の高い原因 確認すること 対策候補 参考文献
ターンオン時に電流スパイク 逆回復、Coss充放電、貫通電流 ボディダイオード導通履歴、上下VGS デッドタイム調整、FET変更、ゲート調整 [1][8]
並列FETの電流がずれる 配線・ゲート遅延・RDS差・温度差 各FET電流、ソース電位、ゲート波形 対称レイアウト、個別Rg、ソース抵抗 [23][25]
起動時に大電流が長く流れる 出力容量充電、突入、SOA外 VDS×ID、起動時間、SOA ソフトスタート、電流制限、リニア対応品 [1][4]
短絡時に電流が急増 保護遅延、ゲート遮断不足 DESAT/OC検出時間、ゲート電圧 保護高速化、ゲート制御、デバイス見直し [10][16]

E.4 温度測定からの逆引き

観測される状態 可能性の高い原因 確認すること 対策候補 参考文献
パッケージ表面は低いが故障 ジャンクションだけ高温、短パルス発熱 Zth、TSEP、パルス幅 Zth評価、パルス低減、素子見直し [2][3]
基板の一部だけ熱い 熱ビア不足、銅箔不足、熱集中 IR画像、銅箔、ビア、裏面温度 熱拡散パターン、ビア追加、銅箔拡大 [21][22]
ヒートシンクは冷たいがFETが熱い TIM、接触抵抗、ケース-ヒートシンク不良 取り付け圧、TIM厚み、温度差 TIM改善、締結改善、絶縁シート見直し [9][21]
周囲温度が上がると急に悪化 RDS(on)温度依存、熱正帰還 Tj反復計算、温度係数 低RDS品、放熱、周波数低減 [1][9]

付録F. 用途別に見るMOSFET設計項目

F.1 同期バックコンバータ

観点 ハイサイドFET ローサイドFET 参考文献
主な損失 スイッチング損失、導通損失、Coss 導通損失、ボディダイオード、逆回復 [7][8]
重要パラメータ $Q_{gd}$、$E_{oss}$、$R_{DS(on)}$ $R_{DS(on)}$、$Q_{rr}$、$V_{SD}$ [1][7]
ゲート設計 ターンオン/オフ速度、CMTI 誤ターンオン、デッドタイム [5][16]
測定 スイッチノード、HS/LS VGS、インダクタ電流 ターンオン電流スパイク [18][19]

F.2 ハーフブリッジ・フルブリッジ

観点 確認項目 注意点 参考文献
貫通電流 上下FETのVGS、デッドタイム オフ側ミラー誘起を必ず確認する。 [15][16]
VDSサージ DCリンクループ、スイッチングループ レイアウトが支配的。 [18][20]
逆回復 デッドタイム中のボディダイオード導通 Si MOSFETでは損失・サージの主要因になる。 [1][8]
ZVS ターンオン前のVDS 軽負荷でも成立するとは限らない。 [11][12]

F.3 モータドライブ

観点 確認項目 注意点 参考文献
繰返しパルス PWM周波数、相電流、バースト、温度 平均電力とピーク電流を分ける。 [2][14]
アバランシェ 誘導性エネルギー、遮断、回生 発生させるか避けるかを設計方針として決める。 [13][17]
並列FET 電流分担、レイアウト、ゲート抵抗 動的分担はゲート波形差で崩れる。 [23][25]
EMI ケーブル、相電圧dv/dt、コモンモード ゲート抵抗とスナバの最適化が必要。 [18][20]

F.4 ロードスイッチ・ホットスワップ

観点 確認項目 注意点 参考文献
起動時SOA 出力容量充電、突入電流、VDS×ID 完全オン前のリニア領域が最も厳しいことがある。 [1][4]
熱 起動パルス、繰返し、Tj 平均電力だけでなくピークTjを見る。 [2][3]
ゲート制御 スルーレート、電流制限 遅くしすぎるとリニア損失が増える。 [5][16]
保護 短絡、逆接、過電圧 異常時エネルギーを明確にする。 [13][15]

F.5 パルス負荷・バースト用途

観点 確認項目 注意点 参考文献
単発パルス $PZ_{th}(t)$、初期温度 パルス前に冷えていることが前提。 [2]
連続繰返し デューティ付きZth、周期定常 データシート曲線の前提を確認する。 [2][3]
有限バースト 重ね合わせ、残熱 無限繰返し曲線だけでは過大/過小評価があり得る。 [2][3]
電気ピーク IDM、SOA、配線サージ 熱的平均化しても電気定格は平均化できない。 [14]

F.6 並列MOSFET

観点 確認項目 注意点 参考文献
静的電流分担 RDS(on)ばらつき、温度係数 温まった素子ほどRDSが増え、分担が緩和される場合がある。 [23][25]
動的電流分担 ゲート波形、しきい値、Qg、配線L スイッチング瞬間は温度係数だけでは揃わない。 [23][25]
レイアウト ドレイン・ソース・ゲートの対称性 共通インダクタンスとゲートループ差を小さくする。 [6][23]
ゲート抵抗 共通Rgか個別Rgか 個別Rgで発振や不均等を抑えやすい。 [16][23]

付録G. 章別・項目別の参考文献対応表

章・節 主に参照した文献 反映した内容
1章 [1][5][16] データシート値は条件付きであり、ゲート駆動・熱・損失を同時に見る必要があるという前提。
2.1〜2.3 [1][5][16][28] ゲート電荷、ミラープラトー、Cgd電荷、ゲート電流、ゲート抵抗の考え方。
2.4〜2.5 [1][11][12][26][27][28] ボディダイオード、逆回復、Crss/帰還容量、Coss/Eoss、ZVS・ハードスイッチング損失。
3章 [1][14][15][16][24] データシートパラメータ、ID/IDM、VGS、測定条件、FAQ的な読み方。
4.1 [7][9] 導通損失、RMS電流、温度係数。
4.2〜4.4 [1][7][8][12][26][27] スイッチング損失、Coss/Eoss、逆回復損失、Qrr由来のサージ・EMIの分解。
4.5〜4.6 [5][7][16] デッドタイム損失、ゲート駆動損失、ドライバ電源。
4.7〜4.8 [1][4][13][17][20] アバランシェ損失、リニアモード損失、SOAとの関係。
5章 [5][6][10][15][16] ゲート電圧、ゲート抵抗、Kelvin source、共通ソースインダクタンス、SiCゲート駆動。
6章 [1][2][3][9][21][22] 定常熱抵抗、過渡熱インピーダンス、Foster/Cauerモデル、ケース温度・マウントベース温度、PCB熱境界条件。
7章 [2][3][14] 単発・繰返し・バースト、重ね合わせ法、IDMと熱の分離。
8章 [1][4][13][17] SOA、リニアモード、Spirito効果、アバランシェ耐量。
9章 [18][19][21] スイッチング波形測定、プローブ、deskew、測定誤差、熱測定、確認すべき波形。
10〜11章 全体 設計フロー、チェックリスト、誤解の整理。
12〜13章 全体、特に[20][23][25][26][27][28] 索引化、症状別逆引き、スナバ、並列動作、Crss/Qrrのデバイス物理からの逆引きを追加。
14章 [1][5][26][27][28] Crssが帰還容量と呼ばれる理由、ミラープラトー中の電荷移動、Qrrが損失・サージ・EMIに効く理由。
15章 [1][5][16][29][30] MOSFETをソース接地増幅器として見たときのCgd帰還、Miller効果、負帰還、スイッチング設計への落とし込み。
付録A [2][3][5][7][8][9][12][16][20] 実務でよく使う式と適用条件。
付録B〜E 全体、特に[1][5][26][27][28] 記号・用語・データシート・波形から引ける索引。Crss/Qgd/Qrrのデバイス物理項目を追加。
付録F [7][8][11][12][13][14][20][23][25] 用途別に注意点を整理。
付録J [1][5][16][26][27][29][30] デバイス物理に立ち戻った現象解説を、項目ごとに短くまとめて引けるように整理。

付録H. 参考文献別の読みどころ

文献 先に読むべき人 読みどころ 本書での使い方
[1] Nexperia AN11158 MOSFETデータシートの読み方を整理したい人 パラメータ、SOA、温度、データシート図の読み方 データシート読解全般の基礎。
[2] Nexperia AN11156 パルス・バースト熱を計算したい人 Zth曲線、重ね合わせ、バースト例 7.3の例題の出典。
[3] Nexperia AN11261 熱RCモデルをシミュレーションで使う人 Foster/Cauer、RC熱モデル 6.4、7章の熱計算の根拠。
[4] Nexperia AN50006 リニアモードやホットスワップを扱う人 SOA、熱的不安定、Spirito効果 8.2の主文献。
[5] TI SLUA618A ゲートドライバの基礎を体系的に学びたい人 ゲート駆動、バイパス、ドライバ回路 5章の基礎文献。
[6] TI SLPA009A 同期バックや高速低電圧電源を設計する人 共通ソースインダクタンスと損失 Kelvin sourceとCSIの根拠。
[7] TI SLVAEQ9 同期バックの損失を細かく計算したい人 プラトー電圧、MOSFET損失、効率計算 4章の損失分解で参照。
[8] ROHM 62AN132E スイッチング回路の損失計算を確認したい人 導通、スイッチング、ダイオード損失 4章の初期計算で参照。
[9] ROHM 65AN041E 静的動作・熱計算を確認したい人 ジャンクション温度、静的損失 4.1、6.1で参照。
[10] ROHM 66AN032E SiC MOSFETのゲート駆動を扱う人 SiCのゲート電圧、保護、駆動回路 SiC注意点の文献。
[11] Vishay AN847 ZVSフルブリッジを扱う人 ZVS動作、FOM、MOSFET選定 ZVSで残る損失の説明に使用。
[12] EPC AN030 GaN/高速ハードスイッチングを扱う人 ハードスイッチング損失の計算 Eossやスイッチング損失の補足。
[13] Nexperia AN10273 アバランシェを評価する人 単発・繰返しアバランシェ、UIS 8.3の主文献。
[14] Nexperia AN50014 パルス電流定格の意味を確認したい人 IDMの条件、ピーク電流定格の読み方 3章、7章の安全判断。
[15] Nexperia AN90001 ゲート絶対最大定格が気になる人 VGS max、ゲート駆動信頼性 5.1、5.5で参照。
[16] Nexperia AN90059 ゲート駆動を最近の資料で確認したい人 ゲート駆動基礎、ミラー期間、駆動回路 2章、5章の主文献。
[17] onsemi AND9042/D UIS/短絡条件の過渡温度を確認したい人 繰返しUIS、短絡条件の温度 異常時評価の補助文献。
[18] ROHM 62AN152E スイッチング波形を正しく測りたい人 プローブ接続、スイッチング波形測定 9章の測定注意。
[19] ROHM 63AN149E 損失測定で誤差が出る人 deskew、プローブ遅延 DPTの測定誤差対策。
[20] Nexperia AN11160 リンギングやEMI対策でスナバを入れたい人 RCスナバの設計手順、寄生成分、ダンピング 13章、付録Eのスナバ項目。
[21] Nexperia AN90003 LFPAKなど表面実装MOSFETの放熱を検討する人 PCB設計と放熱性能、LFPAK熱設計 RthJAが基板依存である説明。
[22] Nexperia AN50019 PCB熱境界条件やCauerモデルを使いたい人 MOSFETパッケージとPCB基板の熱境界条件 6章、9.3の熱実装補足。
[23] Nexperia AN50005 MOSFETを並列化する人 電流分担、ばらつき、レイアウト 付録F.6の主文献。
[24] Nexperia TN00008 MOSFET設計のFAQを調べたい人 Rth、故障、アプリケーションノート参照先 索引・FAQ的な補助文献。
[25] onsemi AND90108/D 並列MOSFETを別メーカー視点でも確認したい人 スイッチング用途の並列化 [23]の補助文献。
[26] Toshiba 逆回復アプリケーションノート Qrrをpn接合の内部現象から理解したい人 ボディダイオード逆回復、蓄積キャリア、逆回復電流、破壊メカニズム 4.4、14.6、14.7の主文献。
[27] ROHM TechWeb ダブルパルス逆回復評価 QrrがEonにどう効くかを測定例で見たい人 Irr/Qrrとターンオン損失の比較、ダブルパルス評価 4.4、14.7の補助文献。
[28] Infineon ゲート駆動アプリケーションノート Miller plateauとQgdをゲート駆動波形で理解したい人 ゲート電流、Miller効果、Qgd、プラトー、Rg調整 2.3、2.5、14章の補助文献。
[29] Infineon Power MOSFET Basics Cgdを入出力間帰還として理解したい人 Cgd/Crss、Miller容量、入力と出力のフィードバックループ 2.5、15章、付録Jの増幅器視点。
[30] TI SLOA020 Miller補償や負帰還としての容量を理解したい人 Miller効果、補償容量、負帰還、帯域と安定性 15章の「帰還容量を増やすと負帰還になる」視点の補助。
[31] Toshiba Power MOSFET Electrical Characteristics データシート上の電気特性名を確認したい人 Ciss、Coss、Crss、Eossなどの定義 2.5、3章の容量・電気特性の補助。
[32] ROHM TechWeb 寄生容量解説 Crssや寄生容量を直感的に整理したい人 寄生容量、温度特性、Crss/Cgdの関係 2.5、14章の補助。

付録I. 日本語・英語キーワード索引

文献検索や社内レビューで使いやすいように、日本語・英語・記号を対応させた索引を置く。英語資料では表記ゆれが多いため、複数の検索語を試すとよい。

日本語キーワード 英語・記号キーワード まず見る章 深掘り文献
オン抵抗 on-resistance, $R_{DS(on)}$ 3.2、4.1、6.2 [1][9]
しきい値電圧 threshold voltage, $V_{GS(th)}$ 2.2、3.2 [1]
ゲート電荷 gate charge, $Q_g$ 2.1、5.3 [5][16]
ミラー電荷 Miller charge, $Q_{gd}$ 2.3、14.5 [1][5][28]
ミラープラトー Miller plateau, plateau voltage 2.3、14.3 [5][28]
ゲート抵抗 gate resistor, $R_g$ 5.2 [5][16]
内部ゲート抵抗 internal gate resistance, $R_{g,int}$ 5.3、付録C [16]
負ゲート negative gate bias, negative VGS 5.1、5.5 [10][16]
ミラークランプ Miller clamp, active Miller clamp 5.5、付録C [10][16]
Kelvin source Kelvin source, source sense 5.4 [6]
共通ソースインダクタンス common source inductance, CSI 5.4、13.2 [6]
CMTI common-mode transient immunity 5.5、付録B [10][16]
UVLO under-voltage lockout 5.5、付録B [10][16]
DESAT desaturation detection 5.5、13.4 [10]
出力容量 output capacitance, $C_{oss}$ 2.5、4.3 [1][12]
出力容量エネルギー output capacitance stored energy, $E_{oss}$ 4.3、付録B [1][12]
帰還容量 reverse transfer capacitance, feedback capacitance, $C_{rss}$, $C_{gd}$ 2.5、14.2 [1][5][28]
Miller効果 Miller effect, Miller capacitance 2.3、14.2 [5][28]
逆回復 reverse recovery, $Q_{rr}$, $t_{rr}$ 4.4、14.6 [1][26][27]
ボディダイオード body diode, intrinsic diode 2.4、4.4、4.5 [1][26][27]
デッドタイム dead time, deadtime 4.5、13.3 [7][8]
貫通電流 shoot-through, cross conduction 5.5、13.2 [15][16]
スイッチング損失 switching loss, $E_{on}$, $E_{off}$ 4.2、9.1 [8][18]
ハードスイッチング hard switching 4.2、付録C [8][12]
ZVS zero-voltage switching 4.3、7.4、付録F [11][12]
ZCS zero-current switching 付録C、付録F [12]
SOA safe operating area 8.1、付録D [1][4]
リニアモード linear mode, linear operation 8.1、8.2 [1][4]
Spirito効果 Spirito effect, thermal instability 8.2、付録C [1][4]
突入電流 inrush current 8.1、付録F.4 [1][4]
ホットスワップ hot swap, hot-swap 8.1、付録F.4 [4]
アバランシェ avalanche, avalanche ruggedness 8.3、13.4 [13][17]
UIS unclamped inductive switching 8.3、付録B [13]
単発アバランシェ single-shot avalanche, $E_{AS}$ 8.3 [13]
繰返しアバランシェ repetitive avalanche, $E_{AR}$ 8.3 [13][17]
パルス電流 peak drain current, pulsed drain current, $I_{DM}$ 3.2、7.1 [14]
過渡熱インピーダンス transient thermal impedance, $Z_{th}$ 6.3、7章 [2][3]
熱抵抗 thermal resistance, $R_{th}$ 6.1 [1][9][21]
接合-ケース熱抵抗 junction-to-case thermal resistance, $R_{thJC}$ 6.1 [1][9]
接合-周囲熱抵抗 junction-to-ambient thermal resistance, $R_{thJA}$ 6.1、9.3 [21][22]
Fosterモデル Foster thermal model 6.4、付録C [3]
Cauerモデル Cauer thermal model 6.4、付録C [3][22]
熱境界条件 thermal boundary condition 6.1、付録F [21][22]
ジャンクション温度 junction temperature, $T_j$ 6章、9.3 [1][9]
TSEP temperature sensitive electrical parameter 9.3、付録C [3]
ダブルパルス試験 double pulse test, DPT 9.1、付録E [18][19]
デスキュー deskew, probe delay compensation 9.2、付録C [19]
差動プローブ differential probe 9.2、付録C [18]
RCスナバ RC snubber, snubber damping 13.3、付録E [20]
リンギング ringing, oscillation 9.2、13.3、付録E [18][20]
EMI electromagnetic interference 5.2、13.3、14.7 [18][20][26]
TVS transient voltage suppressor 8.3、付録C [13][20]
並列MOSFET MOSFET paralleling, current sharing 13.5、付録F.6 [23][25]
電流分担 current sharing, current imbalance 付録F.6 [23][25]
同期バック synchronous buck converter 4章、付録F.1 [6][7]
ハーフブリッジ half bridge 5章、付録F.2 [15][16]
モータドライブ motor drive, inverter 付録F.3 [13][20][23]
ロードスイッチ load switch 付録F.4 [1][4]
パルス負荷 pulsed load, burst operation 7章、付録F.5 [2][14]
ブートストラップ bootstrap gate drive 付録C [5][10]
ゲート絶対最大定格 maximum gate-source voltage, $V_{GS,max}$ 5.1、付録D [15]
推奨ゲート電圧 recommended gate drive voltage 5.1、付録D [10][16]
データシート読解 datasheet parameters 3章、付録D [1][24]
故障解析 failure signature, electrical overstress 付録H、付録I [24]

| Miller効果 | Miller effect, Miller multiplication | 2.3、2.5、15章、付録J | [5][16][29][30] | | Miller補償 | Miller compensation, compensation capacitor | 15章、付録J | [30] | | 負帰還 | negative feedback, capacitive feedback | 15章、付録J | [30] | | ソース接地増幅器 | common-source amplifier | 2.6、15章 | [29][30] | | 相互コンダクタンス | transconductance, $g_m$ | 2.6、15章 | [1][29] | | スルーレート制御 | slew rate control, dv/dt control | 5.2、15章、付録J | [16][28][30] |

付録J. 現象解説

本文中で扱った各現象について、「なぜそう呼ぶのか」「半導体内部で何が起きているか」「波形でどう見えるか」を1行で要約し、本文と参考文献への入口を示す。詳しい説明は本文の対応節を、定量的な議論は参考文献を参照されたい。

J.1 概念マップ

項目 一言で言うと 本文 文献
$C_{rss}$ が帰還容量と呼ばれる理由 入力ゲートと出力ドレインをまたぐ容量であり、ドレインの電圧変化を容量結合でゲートへ戻す経路だから。実害はオフ側MOSFETのミラー誘起ターンオン。 2.5、14.2 [1][16][29]
ミラープラトーで $V_{GS}$ が平らに見える理由 負荷電流を流せる $V_{GS}$ に達した後、追加のゲート電荷は $V_{GS}$ 上昇ではなく $C_{gd}$ の電荷変化と $V_{DS}$ 遷移に使われるため。$V_{GS}=V_{GD}+V_{DS}$ で $V_{DS}$ が動く。 2.3、14.3 [5][16]
「$C_{gd}$ に電流が流れる」の物理的意味 酸化膜を電子が直流的に通るのではなく、容量の電界変化に伴う変位電流。コンデンサの片側電極に電荷が入ると反対側の電荷分布が変わる現象を電流と表現したもの。 2.3、14.4 [5][16]
$Q_{gd}$ と $V_{DS}$ 遷移時間 ミラー期間に $C_{gd}$ の両端電圧を動かすために運ぶ電荷量。$t_{Miller}\simeq Q_{gd}/I_G$ で遷移時間を決める。Crssの小信号pF値とは別物。 2.3、5.3、14.5 [5][16][28]
$Q_{rr}$ が損失・サージ・EMIに効く理由 ボディダイオードを順方向に使った後、内部の蓄積キャリアを掃き出すために流れる逆回復電流。相手側FETのターンオン損失、電流スパイク、$Ldi/dt$ サージとして表れる。 4.4、14.6〜14.7 [26][27]
$C_{oss}$ ではなく $E_{oss}$ を見る理由 $C_{oss}$ は $V_{DS}$ で大きく変わる非線形容量。一点の値で $\frac{1}{2}CV^2$ を計算すると誤差が出るため、エネルギー評価には $E_{oss}$ または $Q_{oss}$ を使う。 2.5、4.3 [1][12]
デッドタイムの最適化 長すぎるとボディダイオード導通損失と $Q_{rr}$ が増え、短すぎると貫通電流が出る。固定の長めの値ではなく、波形を見て両者がともに過大にならない点を選ぶ。 4.5 [7][8][26]
$Q_g$ の小ささは万能ではない 低 $Q_g$ はゲート駆動損失が減って高速化に有利。ただし同じ耐圧・技術世代では低 $R_{DS(on)}$ と低容量の両立がしにくく、用途ごとに優先項目が変わる。 3.4、5.3 [1][16]
帰還容量が負帰還として働く見方 ソース接地増幅器として見ると、$C_{gd}$ は出力から入力へ戻る容量性負帰還経路。アナログでは安定化に使えるが、パワースイッチでは $Q_{gd}$ 増加と誤ターンオンリスクの増加を伴う。 2.6、15章 [29][30]

J.2 「変位電流」と $C_{gd}$ の最小限の図

                 Cgd ≒ Crss
  Drain 出力 o────||────o Gate 入力
       │                  │
      Cds                Cgs
       │                  │
   Source 接地 o──────────o

ドレイン電圧が急変すると $i_{Cgd}=C_{gd}\,d(V_G-V_D)/dt$ の電流がゲート側へ流れ込む、または引き抜かれる。これがミラー誘起ターンオンと、ミラープラトー中のゲート電流の正体である。

J.3 $Q_{rr}$ の時間順イメージ

順方向導通:
  ボディダイオードに電流が流れる
  → ドリフト領域に少数キャリアが蓄積する

逆方向へ切替え:
  蓄積キャリアが掃き出されるまで逆方向電流が流れる
  → Irrピーク、Qrr、サージ、EMIが発生する

粗い見積もりとして $P_{rr}\simeq Q_{rr}V_{bus}f_{sw}$ を使えるが、実損失は重なりタイミング、熱が入るデバイス、回復波形の硬軟で大きく変わる。

J.4 $Q_g$ 選定の用途別優先順位

用途 優先しやすい項目
低周波・大電流 $R_{DS(on)}$、熱抵抗、パッケージ電流能力
高周波・中電流 $Q_g$、$Q_{gd}$、$E_{oss}$、ドライバ損失
ハーフブリッジ $Q_{gd}$、$C_{rss}$、誤ターンオン耐性、$Q_{rr}$
モータ駆動 $R_{DS(on)}$、$Q_{rr}$、熱、EMI、アバランシェ耐量
ホットスワップ SOA、リニアモード耐量、熱容量

付録K. 参考文献

[1] Nexperia, AN11158, Understanding power MOSFET data sheet parameters, Rev. 7.0, 18 February 2025.
[2] Nexperia, AN11156, Using Power MOSFET Zth Curves, Rev. 1, 28 September 2012.
[3] Nexperia, AN11261, RC Thermal Models, Rev. 5.0, 18 March 2021.
[4] Nexperia, AN50006, Power MOSFETs in linear mode.
[5] Texas Instruments, SLUA618A, Fundamentals of MOSFET and IGBT Gate Driver Circuits, Revised October 2018.
[6] Texas Instruments, SLPA009A, Power Loss Calculation With Common Source Inductance Consideration for Synchronous Buck Converters, Revised July 2011.
[7] Texas Instruments, SLVAEQ9, An Accurate Approach for Calculating the Efficiency of a Synchronous Buck Converter Using the MOSFET Plateau Voltage, July 2020.
[8] ROHM, 62AN132E, Calculation of Power Dissipation in Switching Circuit, Rev.001, July 2020.
[9] ROHM, 65AN041E, Notes for Calculating Power Consumption: Static Operation, Rev.001, July 2022.
[10] ROHM, 66AN032E, Basics and Design Guidelines for Gate Drive Circuits, Rev.003, November 2023.
[11] Vishay Siliconix, AN847, Zero-Voltage Switching Full-Bridge Converter: Operation, FOM, and Guidelines for MOSFET Selection, Revision 15-Dec-2014.
[12] EPC, AN030, Hard Switching Losses Calculation.
[13] Nexperia, AN10273, Power MOSFET single-shot and repetitive avalanche ruggedness rating, Rev. 6.0, 12 February 2026.
[14] Nexperia, AN50014, Understanding the MOSFET peak drain current rating, Rev. 1.0, 28 March 2022.
[15] Nexperia, AN90001, Designing in MOSFETs for safe and reliable gate-drive operation.
[16] Nexperia, AN90059, Power MOSFET gate driver fundamentals, Rev. 1, 22 April 2025.
[17] onsemi, AND9042/D, MOSFET Transient Junction Temperature Under Repetitive UIS/Short-Circuit Conditions.
[18] ROHM, 62AN152E, Method for Monitoring Switching Waveform, Rev.002, May 2024.
[19] ROHM, 63AN149E, Importance of Probe Calibration When Measuring Power: Deskew, Rev.001, November 2020.
[20] Nexperia, AN11160, Designing RC snubbers, Rev. 3.1, 21 October 2024.
[21] Nexperia, AN90003, LFPAK MOSFET thermal design guide, Rev. 5.0, 12 February 2026.
[22] Nexperia, AN50019, Thermal boundary condition study on MOSFET packages and PCB substrates, Rev. 3.0, 9 September 2025.
[23] Nexperia, AN50005, Paralleling power MOSFETs in high power applications, Rev. 1.1, 13 September 2021.
[24] Nexperia, TN00008, Power MOSFET frequently asked questions and failure signature.
[25] onsemi, AND90108/D, Paralleling Power MOSFETs for Switching Applications, Rev. 0, May 2021.
[26] Toshiba Electronic Devices & Storage Corporation, Reverse Recovery Operation and Destruction of MOSFET Body Diode, 1 September 2018.
[27] ROHM TechWeb, Recovery Characteristic Evaluation Using Double-Pulse Tests, 23 June 2021.
[28] Infineon Technologies, Gate drive for power MOSFETs in switching applications: A guide to device characteristics and gate drive techniques, V 1.0, 20 April 2022.

[29] Infineon Technologies, Power MOSFET Basics, Application article.
[30] Texas Instruments, SLOA020, Stability Analysis Of Voltage-Feedback Op Amps, Including Compensation Techniques. [31] Toshiba Electronic Devices & Storage, Power MOSFET Electrical Characteristics.
[32] ROHM TechWeb, MOSFET Parasitic Capacitance and Its Temperature Characteristics.